文献

J-GLOBAL ID：201302237382371164   整理番号：13A1222987

バウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法

An Online Interconnect Test of SoC with Boundary Scan Shift and Embedded Reconfigurable Core

著者 (1件)： 加藤健太郎 (鶴岡工高専)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 104(DC2013 10-15)  ページ： 25-29  発行年： 2013年06月14日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本研究ではバウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法を提案する。提案法は各コアに予め実装されたバウンダリスキャンと単一の比較的小規模な組み込み再構成可能ハードウェアを用いる。このため従来のセルフチェッキング回路,2重化,3重化法といった冗長回路による高信頼化法などと比較して実装に要する追加オーバヘッドが少ない。またバウンダリスキャンを用いて通常動作と並列にテストを行う事ができ,オンラインBISTのように通常動作を止める必要がない。このためリアルタイム性を要するアプリケーションへの実装に適している。ISCAS89ベンチマーク回路を用いた評価により,提案法のエラーレイテンシが4.3(ms)となることを確認した。また時分割テストを用いる事により組み込み再構成可能ハードウェアの面積を24%削減できる。(著者抄録)

シソーラス用語： *回路試験 ,  ハードウェア ,  *超LSI ,  バウンダリスキャン ,  冗長性
準シソーラス用語： SOC【IC】 ,  *インターコネクトテスト ,  *オンラインテスト ,  スキャンテスト ,  バウンダリスキャンテスト ,  再構成可能ハードウェア ,  ディペンダブルコンピューティング

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  通信網  (ND07030A)

タイトルに関連する用語 (4件)： バウンダリスキャン ,  組み込み ,  再構成可能ハードウェア ,  SOC