文献

J-GLOBAL ID：201302242928484031   整理番号：13A0470822

集積回路とデバイスの進歩を可能にするリソグラフィー

Lithography for enabling advances in integrated circuits and devices

著者 (1件)： GARNER C. Michael (Stanford Univ., CA, USA)
資料名： Philosophical Transactions of the Royal Society A. Mathematical, Physical and Engineering Sciences  (Philosophical Transactions of the Royal Society A. Mathematical, Physical and Engineering Sciences)
巻： 370  号： 1973  ページ： 4015-4041  発行年： 2012年08月28日 
JST資料番号： D0317A  ISSN： 1364-503X  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 1940年代に,信頼性ある増幅デバイスとして固体素子増幅器の可能性が予測され,検討が始まった。その後,点接合FET,プレーナトランジスタ,プレーナICの発明が続き,今日の超LSIにまで至っている。本稿では,半導体工業の技術開発発展の歴史について解説した。1994年に,米国半導体工業界で半導体素子の技術ロードマップが提唱され,その後1999年に国際的なロードマップ(ITRS)へと発展し,将来の必要な技術目標が提示されている。リソグラフィー技術はコンタクトプリントから,ステッパへと発展し,使用される波長はiライン,248nm,193nmとなり,最小加工寸法も量産レベルで32nmまで達している。今後は極端紫外線露光が必要となろう。

シソーラス用語： *超LSI ,  半導体工業 ,  *標準 ,  半導体プロセス ,  ステッパ ,  長さ ,  *フォトリソグラフィー ,  極端紫外線
準シソーラス用語： ITRS ,  極端紫外線リソグラフィー ,  *国際半導体技術ロードマップ ,  最小加工寸法

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (2件)： 集積回路 ,  リソグラフィー