文献

J-GLOBAL ID：201302246907351398   整理番号：13A0026481

組込みシステムのアーキテクチャ探索における性能ボトルネック解析

Automated Identification of Performance Bottleneck on Embedded Systems for Architecture Exploration

著者 (6件)： 安藤友樹 (名古屋大) ,  安藤友樹 (日本学術振興会) ,  柴田誠也 (名古屋大) ,  本田晋也 (名古屋大) ,  冨山宏之 (立命館大) ,  高田広章 (名古屋大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 321(DC2012 25-72)  ページ： 19-24  発行年： 2012年11月19日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,ソフトウェアとハードウェアが混在した組込みシステムのボトルネック部分に対し,設計制約を満たすために必要な性能と面積の改善率を同時に探索する手法を提案する。提案手法は,性能見積もりツールに与える入力情報を変更し,性能向上時の実行時間とハードウェア面積を見積もることで,改善率の探索を実現する。AES暗号化復号システムの設計事例を通し,提案手法を用いることで,短時間で効率的にシステムの性能向上が実現できることを示す。(著者抄録)

シソーラス用語： *システムアーキテクチャ ,  障害 ,  *性能分析 ,  面積 ,  セキュリティシステム ,  *公開鍵暗号 ,  制約条件 ,  評価関数 ,  アルゴリズム ,  *超LSI ,  組込みシステム
準シソーラス用語： AES暗号 ,  システムオンチップ ,  ボトルネック ,  性能解析 ,  探索アルゴリズム

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： 組込みシステム ,  アーキテクチャ ,  探索 ,  ボトルネック ,  解析