文献
J-GLOBAL ID:201302247484942331   整理番号:13A0827819

歪まされたSi1ーxGexチャンネルP-電界効果型トランジスタへのSi1ーyGey または Ge1ーzSnzソース/ドレインのストレス体:コンピュータ支援デザイン研究の技術

Si1-yGey or Ge1-zSnz Source/Drain Stressors on Strained Si1-xGex-Channel P-Type Field-Effect Transistors: A Technology Computer-Aided Design Study
著者 (10件):
資料名:
巻: 52  号: 4,Issue 2  ページ: 04CC01.1-04CC01.4  発行年: 2013年04月25日 
JST資料番号: G0520B  ISSN: 0021-4922  CODEN: JJAPB6  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
歪緩和バッファー(SRBs)とエピタキシャルソース/ドレインのストレス体の2つのストレス技法間の相互作用を,短いSi1ーxGexとGeチャネルのプレーナートランジスタ上で研究された。本研究は,これら二つの技法により作られた長手方向のチャネルストレスに焦点を絞る。歪無しシリコンチャネルトランジスターの場合と異なり,歪緩和バッファー上の歪ありチャネルにおいては,くぼみの無いソース/ドレインストレス体は,深い窪みのあるソース/ドレインストレス体よりも似た長手方向のチャネルストレスを発生する。最も低い効率のストレス転移が,その下の基板ではなく,歪まされたチャネルのみを除去する小さな窪みのあるソース/ドレインストレス体について得られた。これらの傾向は,ソース/ドレインの凹所を設ける最中の歪まされたチャネルの弾性緩和と,より厚いソース/ドレインストレス体の増加したストレスとの間のトレードオフにより説明される。GeチャネルpFETにおいては,GeSnソース/ドレインとSi1ーxGexひずみ緩和バッファーは移動度強化のための効果的なストレス体である。前者はゲートが最後のスキームにおいてゲートが最初のものより,より効率的であり,SRBより発生したストレスはゲートスキームとは独立していることがみられた。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 
引用文献 (27件):
  • 1) G. Hellings, L. Witters, R. Krom, J. Mitard, A. Hikavyy, R. Loo, A. Schulze, G. Eneman, C. Kerner, J. Franco, T. Chiarella, S. Takeoka, J. Tseng, W. Wang, W. Vandervorst, P. Absil, S. Biesemans, M. Heyns, K. De Meyer, M. Meuris, and T. Hoffmann: IEDM Tech. Dig., 2010, p. 10.4.1.
  • 2) G. Hellings, A. Hikavyy, J. Mitard, L. Witters, B. Benbakhti, A. Alian, N. Waldron, H. Bender, G. Eneman, R. Krom, A. Schulze, W. Vandervorst, R. Loo, M. Heyns, M. Meuris, T. Hoffmann, and K. De Meyer: Thin Solid Films 520 (2012) 3326.
  • 3) G. Eneman, L. Witters, N. Collaert, J. Mitard, G. Hellings, S. Yamaguchi, A. De Keersgieter, A. Hikavyy, B. Vincent, P. Favia, H. Bender, A. Veloso, T. Chiarella, M. Togo, R. Loo, K. De Meyer, A. Mercha, N. Horiguchi, and A. Thean: ECS Trans. 45 [3] (2012) 235.
  • 4) J. Mitard, L. Witters, G. Eneman, G. Hellings, L. Pantisano, A. Hikavyy, R. Loo, P. Eyben, N. Horiguchi, and A. Thean: Symp. VLSI Technology, 2012, p. 163.
  • 5) J. Mitard, L. Witters, G. Hellings, R. Krom, J. Franco, G. Eneman, A. Hikavyy, B. Vincent, R. Loo, P. Favia, H. Dekkers, E. Altamirano Sanchez, A. Vanderheyden, D. Vanhaeren, P. Eyben, S. Takeoka, S. Yamaguchi, M. Van Dal, W. Wang, S. Hong, W. Vandervorst, K. De Meyer, S. Biesemans, P. Absil, N. Horiguchi, and T. Hoffmann: Symp. VLSI Technology, 2011, p. 134.
もっと見る

前のページに戻る