文献

J-GLOBAL ID：201302259988348650   整理番号：13A0243805

低リーク応用に向けたドープおよびアンドープFinFETデバイスにおけるゲート誘起ドレインリーク

GIDL in Doped and Undoped FinFET Devices for Low-Leakage Applications

著者 (4件)： KERBER Pranita (IBM T.J. Watson Res. Center, NY, USA) ,  ZHANG Qintao (IBM Microelectronics Div., NY, USA) ,  KOSWATTA Siyuranga (IBM T.J. Watson Res. Center, NY, USA) ,  BRYANT Andres (IBM Microelectronics Div., VT, USA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 34  号： 1  ページ： 6-8  発行年： 2013年01月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 完全空乏型のデュアルゲートおよびトライゲートFinFETデバイスにおいて課題となっているゲート誘起ドレインリーク(GIDL:gate-induced drain leakage)に関し,14-nmメモリへの応用を想定した対称デュアルゲート型厚酸化物層SOI FinFETにおける接合の配置[(オーバーラップ(OL),アンダーラップ(UL)],ゲートエッジ部におけるドーパントの濃度勾配,ボディドーピングがGIDLに及ぼす影響を3-D TCADシミュレーションを用いて検討した。デバイス作製プロセスならびにデバイス特性について,それぞれ3-D Sentaurus PROCESSおよびFIELDAYシミュレータを用いて3次元シミュレーションを行い,ゲートファースト・プロセスによるSiO₂あるいはHfOゲート絶縁層,TiNメタル層からなる試作デバイスの特性と比較し,次の結果を得た。(1)ゲート長およびゲート絶縁層厚さが一定の場合,ドレイン接合の配置と濃度勾配およびチャネルへのドーピングはGIDLに極めて大きな影響を及ぼし,ゲートエッジ部におけるULの程度が少なく,濃度勾配が急峻にすることによってGIDL電流を2桁以上も減らせる。(2)アンドープチャネルn型FinFETデバイスは,GIDL電流およびオフ電流がもっとも低い。(3)ドープチャネルでは,ドーパント濃度を増してもGIDL電流とオフ電流は変化しない。以上の結果から,メモリセルにおけるGIDL低減の可能性と指針が得られた。

シソーラス用語： FET【トランジスタ】 ,  *漏れ電流 ,  ゲート【半導体】 ,  ドレイン【半導体】 ,  CAD【計算機】 ,  シミュレーション ,  ドーパント ,  記憶素子 ,  ドーピング
準シソーラス用語： 3Dシミュレーション ,  *FinFET ,  *GIDL ,  TCAD ,  デュアルゲート ,  トライゲート

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： リーク ,  応用 ,  ドープ ,  FinFET ,  ゲート ,  誘起 ,  ドレイン