文献

J-GLOBAL ID：201302261403172645   整理番号：13A0032483

0.18μmCMOSプロセスダイナミック光再構成型ゲートアレイVLSI

0.18μm CMOS process dynamic optically reconfigurable gate array VLSI

著者 (2件)： 窪田貴之 (静岡大 工) ,  渡邊実 (静岡大 工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 325(RECONF2012 46-60)  ページ： 23-27  発行年： 2012年11月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 我々は高速な動的再構成を目的とした光再構成型ゲートアレイの研究開発を進めている。光再構成型ゲートアレイはレーザアレイ,ホログラムメモリ,ゲートアレイVLSIの3層構造で,2次元の光バスを用いてコンテキスト情報を並列転送し,高速な再構成を実現することができる。また,大容量の3次元ホログラムメモリを用いることにより,大量のコンテキスト情報を保持することができる。よって,光再構成型ゲートアレイでは動的再構成を行うことにより,仮想的に大規模なゲートアレイを実現することができる。本稿では,新たに試作した0.18μmCMOSプロセス・ダイナミック光再構成型ゲートアレイVLSIの評価結果について報告する。(著者抄録)

シソーラス用語： 半導体プロセス ,  CMOS構造 ,  *再構成 ,  *ゲートアレイ ,  *ホログラムメモリ ,  *FPGA ,  光回路 ,  超LSI ,  データ転送 ,  情報蓄積 ,  システムアーキテクチャ ,  評価試験
準シソーラス用語： CMOSプロセス ,  VLSI ,  リコンフィギャラブルアーキテクチャ ,  光バス ,  光再構成型ゲートアレイ ,  動的再構成

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (6件)：

• CORPORATION, AITERA. Altera Devices. http://www.altara. com
• XILINX, INC. Xilinx Product Data Sheets. http://www.xilinx. com
• MUMBRU, J. Optically Programmable Gate Array. SPIE of Optics in Computing 200. 2000, 4089, 763-771
• MUMBRU, J. Optical memory for computing and infomeiion processing. SPffi on Algorithms,Devices,and Systems for Optical Infoma tion Processing. 1999, 3804, 14-24
• MUMBRU, J. Optically Reconfigurable Processors. SPIE Critical Review 1999Euro-Amereican Workshop on Optoelectronic Information Processing. 1999, 74, 265-288

タイトルに関連する用語 (3件)： プロセス ,  光再構成型ゲートアレイ ,  VLSI