文献

J-GLOBAL ID：201302263524495398   整理番号：13A1527310

FabScalarを用いた可変段数パイプライン構造を有するスーパスカラプロセッサの詳細設計

Design of Variable Stages Pipeline Processor on Superscalar Processor

著者 (4件)： 中林智之 (三重大 大学院工学研究科) ,  三好聖二 (三重大 大学院工学研究科) ,  佐々木敬泰 (三重大 大学院工学研究科) ,  近藤利夫 (三重大 大学院工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 169(CPSY2013 10-30)  ページ： 103-108  発行年： 2013年07月25日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,コンピュータの消費電力の増大が問題となり,プロセッサに高性能と低消費電力の両立が要求されている。我々は,高性能と低消費電力を両立させる手法として,可変パイプライン段数(VSP:Variable Stages Pipeline)アーキテクチャを提案している。VSPはプロセッサに要求される性能によって動作周波数,パイプライン段数を動的に変化させる。高性能が要求される場合は,高周波数・多段の高性能パイプラインとして,また,要求性能が低く消費電力を抑えることが要求される場合には,低周波数・少段の低消費電力パイプラインとして動作する。このことにより,プロセッサの負荷に応じてパイプライン段数を最適な段数へ動的に変化させることで,高性能と低消費電力の両立を実現している。我々はこれまでに,シングルパイプラインプロセッサにおいてVSPチップの試作を行い,その有効性を示してきた。しかしながら,スーパースカラプロセッサにおける有効性はプロセッサシミュレータを用いた評価にとどまっていた。そこで本研究では,VSPを搭載したスーパースカラプロセッサのVLSI設計およびその電力評価を目指す。そのための第一歩として,本稿ではFabScalarを用いてVSP構造を持つスーパースカラプロセッサの詳細設計を行う。(著者抄録)

シソーラス用語： *パイプライン処理 ,  *演算プロセッサ ,  計算機アーキテクチャ ,  可変構造系 ,  消費電力
準シソーラス用語： *スーパースカラープロセッサ ,  *プロセッサアーキテクチャ ,  パイプラインアーキテクチャ ,  低消費電力化

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： 可変 ,  パイプライン ,  スーパスカラプロセッサ ,  詳細設計