FPGAに関する修正タイミング変更シリアル乗算器に基づく高性能低電力有限インパルス応答フィルタ

文献

J-GLOBAL ID：201302265789295458 整理番号：13A1923344

High performance and low-power finite impulse response filter based on ring topology with modified retiming serial multiplier on FPGA

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=13A1923344&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=13A1923344&from=J-GLOBAL&jstjournalNo=W1922A") }}

著者 (1件)：
資料名：
巻： 7 号： 8 ページ： 743-753 発行年： 2013年10月
JST資料番号： W1922A ISSN： 1751-9675 資料種別：逐次刊行物 (A)
発行国：イギリス (GBR) 言語：英語 (EN)

, , , ,

前のページに戻る