文献

J-GLOBAL ID：201302266227337251   整理番号：13A0787282

マルチコアプロセッサのための配線領域共有並列概略配線手法

A Parallel Global Routing Method Sharing Routing Regions for Multi-Core Processors

著者 (4件)： 新谷康弘 (広島市大 大学院情報科学研究科) ,  稲木雅人 (広島市大 大学院情報科学研究科) ,  永山忍 (広島市大 大学院情報科学研究科) ,  若林真一 (広島市大 大学院情報科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 451(VLD2012 136-162)  ページ： 83-88  発行年： 2013年02月25日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： LSI設計工程における配線設計期間短縮のため,既存研究において各種の並列計算環境を用いた並列配線手法が提案されている。本研究ではこれらの並列計算環境の中で近年普及しているマルチコアプロセッサに注目し,プログラミングモデルとしてマルチスレッドを用いた並列配線手法を提案する。提案手法では,各スレッドには最初にネットリストが均等に分配される。各スレッドは配線領域を共有しつつ各ネットの配線経路候補をスレッド間での同期制御を行わず並列に探索する。選択した経路候補を確定した経路として配線領域に書き込む際は,書き込みを行うスレッド間で排他制御を行う。配線領域への経路の書き込み時に排他制御を行いつつも,この非同期的経路探索によりスレッドの停止時間は最小限に抑えられる。非同期的並列配線により制約を満たさない競合した経路候補を選択してしまった場合はそのネットについて再配線を行う。実験により,提案手法では逐次実行時と比較して8コア使用時,最大7.1倍の速度向上を確認した。また,配線品質に劣化がみられないことも確認した。(著者抄録)

シソーラス用語： LSI【IC】 ,  *配線設計 ,  マイクロプロセッサ ,  *マルチプロセッサシステム ,  マルチスレッド ,  高速計算
準シソーラス用語： *マルチコアプロセッサ

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： マルチコアプロセッサ ,  共有 ,  手法