7T SRAMセル設計のための高水準漏洩電力低減技法の模型化とシミュレーション

文献

J-GLOBAL ID：201302267357792984 整理番号：13A0341060

Modeling and Simulation of High Level Leakage Power Reduction Techniques for 7T SRAM Cell Design

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=13A0341060&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=13A0341060&from=J-GLOBAL&jstjournalNo=D0071C") }}

著者 (3件)： , ,
資料名：
巻： 1476 ページ： 35-41 発行年： 2012年
JST資料番号： D0071C ISSN： 0094-243X 資料種別：会議録 (C)
発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

, , , , , ,

前のページに戻る