文献

J-GLOBAL ID：201302270307387176   整理番号：13A0014646

大規模多コアシステム用のハイブリッド光子バーストスイッチ相互接続ネットワーク

A Hybrid Photonic Burst-Switched Interconnection Network for Large-Scale Manycore System

著者 (3件)： FENG Quanyou (School of Computer Sci., National Univ. of Defense Technol.) ,  LI Huanzhong (School of Computer Sci., National Univ. of Defense Technol.) ,  DOU Wenhua (School of Computer Sci., National Univ. of Defense Technol.)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E95-D  号： 12  ページ： 2908-2918 (J-STAGE)  発行年： 2012年 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 例えば1000コアのような逓増するコア数に向けた傾向に対して,オンチップコアと共にオフチップメモリ間の通信インフラを提供するための多コアチップにおいて相互接続ネットワークが重大なボトルネックとなって来た。しかしながら,従来のオンチップメッシュトポロジーは良くスケールアップしない。何故なら,これらのネットワーク内の小半径ルータのために遠隔コアは一般に余りに多くのホップによって分離されるからである。更に,電気プロセッサ-メモリネットワークの射影されたスケーリングは切迫した電力予算を満たしながらメモリ帯域幅に対する莫大な需要に適合するようには見えない。幸いにも,3Dインテグレーション技術及びシリコン光通信学における近年の進歩がこれらの挑戦課題に対する潜在的解決を提供した。本論文において,筆者らは大規模多コアプロセッサ用のハイブリッド光子バーストスイッチ相互接続ネットワークを提案した。筆者らは整数線形計画法を用いて電気低直径平坦化バタフライを3D積層へと組込み,これはコア間パケット交換に対するスケーラブルな低レイテンシネットワークをもたらした。更に,筆者らはプロセッサ-メモリネットワークに対して光子バーストスイッチング(PBS)を用いた。PBSはチップ規模通信に対する光バーストスイッチングの適応であり,これは副波長,帯域幅効率の良い光スイッチングを活用する事によって電力効率を著しく改善できる。筆者らの物理的に正確なネットワークレベルシミュレーション環境を用いて,筆者らはシステムの実用性及び性能を試験した。シミュレーション結果は筆者らのハイブリッドネットワークが従来のオンチップメッシュネットワーク及び光回路スイッチメモリアクセス方式と比較して25%までのネットワークレイテンシ低減及び6倍のエネルギー節約を達成する事を示した。(翻訳著者抄録)

シソーラス用語： *光子 ,  相互結合網 ,  超LSI ,  大規模 ,  マイクロプロセッサ ,  *バースト ,  *スイッチング ,  ハイブリッド方式 ,  整数線形計画法 ,  スケーラビリティ【計算機】 ,  電力効率 ,  層 ,  待ち時間
準シソーラス用語： *ネットワークオンチップ ,  *マルチコア ,  レイテンシ ,  積層 ,  *相互接続ネットワーク

分類 (3件)： 通信網  (ND07030A) ,  光通信方式・機器  (ND10000B) ,  制御方式  (JC02030K)

引用文献 (26件)：

• AGERWALA, T. Exascale computing : The challenges and opportunities in the next decade. Proc. 16th IEEE International Symposium on High Performance Computer Architecture, 2010. 2010, 1
• Tilera Corporation. TILE-Gx Processor Family. http://www.tilera.com/products/TILE-Gx.php
• SANCHEZ, D. An analysis of on-chip interconnection networks for large-scale chip multiprocessors. ACM Trans. Archit. Code Optim. 2010, 7, 1, 4:1-4:28
• BORKAR, S. Thousand Core ChipsA Technology Perspective. Proc. 44th ACM/IEEE Design Automation Conference, 2007. 2007, 746-749
• KOYANAGI, M. Three-dimensional integration technology and integrated systems. Proc. Asia and South Pacific Design Automation Conference, 2009. 2009, 409-415

タイトルに関連する用語 (5件)： 大規模 ,  コア ,  光子 ,  バースト ,  相互接続ネットワーク