文献

J-GLOBAL ID：201302270374430663   整理番号：13A0885130

組込ゲート構造を伴う双極性静電誘導トランジスタ(BSIT)の電圧耐性性能における改良

Improvements on voltage-resistant performance of bipolar static induction transistor (BSIT) with buried gate structure

著者 (6件)： Wang Yongshun (School of Electronic and Information Engineering,Lanzhou Jiaotong Univ., Lanzhou) ,  Feng Jingjing (School of Electronic and Information Engineering,Lanzhou Jiaotong Univ., Lanzhou) ,  Liu Chunjuan (School of Electronic and Information Engineering,Lanzhou Jiaotong Univ., Lanzhou) ,  Wang Ziting (School of Electronic and Information Engineering,Lanzhou Jiaotong Univ., Lanzhou) ,  Wang Zaixing (School of Electronic and Information Engineering,Lanzhou Jiaotong Univ., Lanzhou) ,  Zhang Caizhen (School of Electronic and Information Engineering,Lanzhou Jiaotong Univ., Lanzhou)
資料名： Science China. Information Sciences  (Science China. Information Sciences)
巻： 55  号： 4  ページ： 962-970  発行年： 2012年 
JST資料番号： C2579A  ISSN： 1674-733X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 組込ゲート構造を伴う電力双極性静電誘導トランジスタ(BSIT)の破壊機構を徹底的に分析する。本論文において,高電圧耐性性能がある電力BSIT標本を設計し製造する。高電圧性能を向上させるための技術的手法を発表する。BSITの活性領域を深い塹壕で囲み,デバイス性能に及ぼす様々な欠陥のいかなる可能な影響も回避する。2つの磁界制限環状交差点と1つのチャネル末端環状交差点をゲート地域周辺に配置し,電界強度を低減させる。電力BSITのゲート情報源故障電圧BVGSが上昇し,50-60Vの従前値から110Vに達した。そして,閉塞電圧は1700Vまで上昇する。また,最大故障電圧BV GSを達成させる最適幾何学的次元を本論文において発表する。Data from the ScienceChina, LCAS. Translated by JST

シソーラス用語： *接合形FET ,  活性部位 ,  チャネル ,  機構 ,  電界強度 ,  情報源 ,  高電圧 ,  双極子
準シソーラス用語： *静電誘導トランジスタ ,  接合型FET ,  活性領域 ,  破壊機構

分類 (1件)： 数値計算  (JE02000J)

タイトルに関連する用語 (4件)： 組込 ,  ゲート ,  静電誘導トランジスタ ,  耐性