PVT変化の下での電圧スケール保持のためのフリップフロップの状態インテグリティ改善

YANG Sheng; KHURSHEED Saqib; AL-HASHIMI Bashir M.; FLYNN David; MERRETT Geoff V.

文献

J-GLOBAL ID：201302285181503601 整理番号：13A1824701

PVT変化の下での電圧スケール保持のためのフリップフロップの状態インテグリティ改善

Improved State Integrity of Flip-Flops for Voltage Scaled Retention Under PVT Variation

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=13A1824701&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=13A1824701&from=J-GLOBAL&jstjournalNo=C0226B") }}

著者 (5件)： , , , ,
資料名：
巻： 60 号： 11 ページ： 2953-2961 発行年： 2013年11月
JST資料番号： C0226B ISSN： 1549-8328 CODEN： ITCSCH 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

本文では,フリップフロップの状態インテグリティがプロセス,電圧,温度(PVT)変化により影響されることを示す測定結果を示した。8192個のフリップフロップを有する試験チップ82個の測定から,フリップフロップの状態インテグリティがプロセス変化により影響され,25°Cで245mVから315mVへの第一故障電圧(FFV)の拡大に至り,ダイの総数の79%がFFVにおいて単一ビット故障を示し,残りが多ビット故障を示すことがわかった。さらに,温度変化により,25°Cから79°Cの温度上昇に伴い,FFVが30mV上昇することがわかった。ここでは,フリップフロップの状態インテグリティを保証するPVT配慮状態保護技術を提案した。本技術は,各ダイの最小状態保持電圧(MRV)を決定するキャラクタリゼーションアルゴリズムからなり,誤り検出と単一ビット誤り訂正に水平と垂直パリティを採用した。

, , , , ,
,

論理回路

, , ,

前のページに戻る