文献

J-GLOBAL ID：201302286261905219   整理番号：13A1682594

SOI基板上のテルル化ビスマスとテルル化アンチモン薄膜ベースの熱電素子のポストCMOS FinFET

Post-CMOS FinFET Integration of Bismuth Telluride and Antimony Telluride Thin-Film-Based Thermoelectric Devices on SoI Substrate

著者 (6件)： AKTAKKA Ethem Erkan (Univ. Michigan, MI, USA) ,  GHAFOURI Niloufar (Univ. Michigan, MI, USA) ,  SMITH Casey E. (King Abdullah Univ. Sci. and Technol., Thuwal, SAU) ,  PETERSON Rebecca L. (Univ. Michigan, MI, USA) ,  HUSSAIN Muhammad Mustafa (King Abdullah Univ. Sci. and Technol., Thuwal, SAU) ,  NAJAFI Khalil (Univ. Michigan, MI, USA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 34  号： 10  ページ： 1334-1336  発行年： 2013年10月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SOI基板上のBi₂Te₃とSb₂Te₃薄膜ベースマイクロTE(熱電素子)の不均質集積を示した。次の3つの技術をベースとした。1)高品質TE薄膜の低温(<300°C)共蒸着,2)過度のポストCMOS処理を避けるために,本来のシャドウマスクパターニング,3)相互接触用金属へのTE膜接触抵抗を減らすための表面処理。実証手段として,21Kの温度差で0.7μWを発電するエネルギーハーベスタを製作した。Bi₂Te₃/Sb₂Te₃システムは,ポリSiやポリSiGeのCMOS互換TE薄膜よりも,熱電対当たりの電圧が高く,高電力密度を得られるようである。

シソーラス用語： FET【トランジスタ】 ,  *熱電素子 ,  アンチモン化合物 ,  テルル化物 ,  ビスマス化合物 ,  プリント基板 ,  電気機械 ,  パターン形成 ,  表面処理 ,  蒸着膜
準シソーラス用語： *FinFET ,  SOI基板 ,  エネルギーハーベスタ ,  *テルル化アンチモン ,  *テルル化ビスマス ,  パターンニング

分類 (2件)： 熱電デバイス  (NC03090J) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： SOI基板 ,  テルル化ビスマス ,  テルル化アンチモン ,  薄膜 ,  熱電素子 ,  CMOS ,  FinFET