文献

J-GLOBAL ID：201302288697848795   整理番号：13A1723968

埋込みウエハレベルパッケージ法を使用したパッケージオンパッケージの開発

Development of Package-on-Package Using Embedded Wafer-Level Package Approach

著者 (4件)： CHONG Ser Choong (Inst. Microelectronics, Singapore) ,  WEE David Ho Soon (Inst. Microelectronics, Singapore) ,  RAO Vempati Srinivasa (Inst. Microelectronics, Singapore) ,  VASARLA Nagendra Sekhar (Inst. Microelectronics, Singapore)
資料名： IEEE Transactions on Components, Packaging, and Manufacturing Technology  (IEEE Transactions on Components, Packaging, and Manufacturing Technology)
巻： 3  号： 9-10  ページ： 1654-1662  発行年： 2013年09月 
JST資料番号： W0590B  ISSN： 2156-3950  CODEN： ITCPC8  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： 埋込み【挿入】 ,  *ICパッケージ ,  高密度実装 ,  有限要素法 ,  はんだ付 ,  *信頼性 ,  プリント基板 ,  積層構造 ,  バンプ
準シソーラス用語： *ウエハレベルパッケージ ,  *パッケージ・オン・パッケージ ,  はんだボール ,  *半田付け信頼性

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  プリント回路  (NA05040O)

タイトルに関連する用語 (4件)： 埋込み ,  ウエハレベルパッケージ ,  パッケージオンパッケージ ,  開発