特許
J-GLOBAL ID：201303002773826987
信号処理回路
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2013-089289
特許番号：特許第5288670号
出願日： 2013年04月22日
要約：
【課題】消費電力を抑えることができる信号処理回路を提供する。
【解決手段】記憶素子に電源電圧が供給されない間は、揮発性のメモリに相当する第1の
記憶回路に記憶されていたデータを、第2の記憶回路に設けられた第1の容量素子によっ
て保持する。酸化物半導体層にチャネルが形成されるトランジスタを用いることによって
、第1の容量素子に保持された信号は長期間にわたり保たれる。こうして、記憶素子は電
源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。また、第
1の容量素子によって保持された信号を、第2のトランジスタの状態(オン状態、または
オフ状態)に変換して、第2の記憶回路から読み出すため、元の信号を正確に読み出すこ
とが可能である。
【選択図】図1
請求項（抜粋）：
【請求項1】 レジスタを有する信号処理回路であって、
前記レジスタは、
第1の記憶回路と、第2の記憶回路と、を有し、
前記第1の記憶回路は、揮発性の記憶回路であり、
前記第2の記憶回路は、容量素子と、第1のトランジスタと、第2のトランジスタと、を有し、
前記第1のトランジスタは、チャネルが酸化物半導体に形成されるトランジスタであり、
前記第2のトランジスタは、チャネルがシリコンに形成されるトランジスタであり、
前記第1の記憶回路に保持されたデータは、前記第1のトランジスタを介して前記容量素子の一対の電極のうちの一方と、前記第2のトランジスタのゲートと、に入力され、
前記第2のトランジスタのソースまたはドレインの一方は、前記第1の記憶回路と電気的に接続されることを特徴とする信号処理回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
