特許
J-GLOBAL ID：201303004339300090
省消費電力型メモリモジュール及び計算機システム
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 誠
公報種別：特許公報
出願番号（国際出願番号）：特願2000-178105
公開番号（公開出願番号）：特開2001-357672
特許番号：特許第4717983号
出願日： 2000年06月14日
公開日（公表日）： 2001年12月26日
請求項（抜粋）：
【請求項1】 複数の省消費電力対応型メモリデバイスと、位相調整されたクロックを出力するPLL回路と、前記メモリデバイスへの入力信号を前記PLL回路の出力クロックをトリガとしてラッチしてバッファリングするための複数のレジスタとを備える省消費電力型メモリモジュールにおいて、
前記複数のレジスタの少なくとも一部のレジスタは出力制御機能付きレジスタで構成されると共に、前記出力制御機能付きレジスタの出力値を制御するための信号線を有し、
前記出力制御機能付きレジスタによる前記メモリデバイスへの入力信号が不要時に、前記信号線により当該出力制御機能付きレジスタの出力値を“L”もしくは“H”に固定して、レジスタでの消費電力を抑えることを特徴とする省消費電力型メモリモジュール。
IPC (3件)：
G11C 7/00 ( 200 6.01)
, G11C 11/407 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
G11C 7/00 311 E
, G11C 11/34 362 S
, G06F 12/00 550 E
