信号処理回路

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2013-116747
公開番号（公開出願番号）：特開2013-219803
出願日： 2013年06月03日
公開日（公表日）： 2013年10月24日
要約：

【課題】消費電力を抑えることができる信号処理回路を提供する。【解決手段】記憶素子に電源電圧が供給されない間は、揮発性のメモリに相当する第1の記憶回路に記憶されていたデータを、第2の記憶回路に設けられた第1の容量素子によって保持する。酸化物半導体層にチャネルが形成されるトランジスタを用いることによって、第1の容量素子に保持された信号は長期間にわたり保たれる。こうして、記憶素子は電源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。また、第1の容量素子によって保持された信号を、第2のトランジスタの状態(オン状態、またはオフ状態)に変換して、第2の記憶回路から読み出すため、元の信号を正確に読み出すことが可能である。【選択図】図1

請求項（抜粋）：

レジスタを有する信号処理回路であって、前記レジスタは、第1の記憶回路と、第2の記憶回路と、第1のスイッチと、第2のスイッチと、を有し、前記第1の記憶回路は、揮発性の記憶回路であり、前記第2の記憶回路は、容量素子と、第1のトランジスタと、第2のトランジスタと、を有し、前記第1のトランジスタは、チャネルが酸化物半導体に形成されるトランジスタであり、前記第2のトランジスタは、チャネルがシリコンに形成されるトランジスタであり、前記第1のトランジスタのソースまたはドレインの一方は、前記容量素子の一対の電極のうちの一方と電気的に接続され、前記第1のトランジスタのソースまたはドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、前記第2のトランジスタのソースまたはドレインの一方は、第1の電源線と電気的に接続され、前記第2のトランジスタのソースまたはドレインの他方は、前記第1のスイッチの第1の端子と電気的に接続され、前記第1のスイッチの第2の端子は、前記第2のスイッチの第1の端子と電気的に接続され、前記第2のスイッチの第2の端子は、第2の電源線と電気的に接続され、前記第1のトランジスタのゲートには、第1の制御信号が入力され、前記第1のスイッチ及び前記第2のスイッチは、前記第1の制御信号とは異なる第2の制御信号によって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2の端子の間は非導通状態となり、前記第1のトランジスタのソースまたはドレインの他方は、前記第1の記憶回路と電気的に接続され、前記第1のスイッチの第2の端子は、前記第1の記憶回路と電気的に接続されることを特徴とする信号処理回路。

IPC (4件)：

H03K 3/356 , H01L 29/786 , H01L 21/336 , H01L 29/78

FI (4件)：

H03K3/356 B , H01L29/78 613B , H01L29/78 , H01L29/78 618B

Fターム (87件)：

5F110AA01 , 5F110AA02 , 5F110AA03 , 5F110AA06 , 5F110AA08 , 5F110AA14 , 5F110BB03 , 5F110BB05 , 5F110CC01 , 5F110CC02 , 5F110CC06 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD07 , 5F110DD12 , 5F110DD21 , 5F110DD24 , 5F110DD25 , 5F110EE04 , 5F110EE31 , 5F110EE44 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF28 , 5F110FF36 , 5F110GG01 , 5F110GG06 , 5F110GG12 , 5F110GG13 , 5F110GG15 , 5F110GG22 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG34 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ02 , 5F110HJ04 , 5F110HJ13 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK08 , 5F110HK21 , 5F110HK22 , 5F110HK33 , 5F110HK42 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL11 , 5F110HL22 , 5F110HM02 , 5F110HM15 , 5F110HM17 , 5F110NN02 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN28 , 5F110NN34 , 5F110NN35 , 5F110NN72 , 5F110NN74 , 5F110NN77 , 5F110PP01 , 5F110PP02 , 5F110PP10 , 5F110PP13 , 5F110PP35 , 5F110QQ01 , 5F110QQ02 , 5F110QQ11 , 5F110QQ19 , 5J034AB03 , 5J034AB15 , 5J034CB02

引用特許：

出願人引用 (1件)

ラッチ回路及びこれを備えた半導体集積回路、SRAM、フリップフロップ回路、情報機器、通信機器、AV機器及び移動体
公報種別：公開公報出願番号：特願2006-229513 出願人：松下電器産業株式会社

前のページに戻る