パワーアップ状態用のトライステート回路

発明者：
出願人/特許権者：
代理人 (2件)：谷義一 , 阿部和夫
公報種別：特許公報
出願番号（国際出願番号）：特願2001-510991
特許番号：特許第4891504号
出願日： 2000年07月14日
請求項（抜粋）：

【請求項1】第1の動作モードと第2の動作モードとを有するバッファ回路であって、上記第1の動作モード期間において、上記バッファ回路によって生成された出力信号は入力信号のそれぞれの論理状態に応答して第1と第2の論理状態のうちの一方を呈し、上記第2の動作モード期間において、上記出力信号が高インピーダンス状態を成す第3の論理状態を、入力信号の論理状態に関係なく呈する、上記バッファ回路と、上記バッファ回路を上記第1と第2の動作モードのうちの一方で選択的に動作させるための制御信号を発生する制御回路であって、上記制御回路に供給される動作電力にのみ直接応答して上記制御信号を発生するように動作し、上記制御回路に動作電力が供給された後の所定期間の間上記バッファ回路を第2の動作モードで動作させる制御信号を発生し、上記所定期間が上記制御回路の時定数の関数である、上記制御回路と、上記バッファ回路によって生成された出力信号を受け取るように結合され、上記バッファ回路によって生成された出力信号の上記高インピーダンス状態に応答して、上記動作電力の供給後に、通常の動作モードに入る、動作回路と、を含む、装置であって、上記制御回路は、上記バッファ回路に対する上記制御信号の唯一の供給源であり、上記制御回路は、上記所定期間以外の全ての時間において上記バッファ回路を第1の動作モードで動作させ、上記バッファ回路の出力信号の上記高インピーダンス状態は、供給される上記動作電力にのみ直接応答して、パワーアップ期間中とその後の所定の有限期間のみ生成される、上記装置。

IPC (1件)：

H03K 19/0175 ( 200 6.01)

FI (1件)：

H03K 19/00 101 J

引用特許：

出願人引用 (6件)

出力回路
公報種別：公開公報出願番号：特願平4-226000 出願人：日本電気株式会社
特開昭54-158843
半導体集積回路
公報種別：公開公報出願番号：特願平8-341867 出願人：富士通株式会社

全件表示

審査官引用 (6件)

出力回路
公報種別：公開公報出願番号：特願平4-226000 出願人：日本電気株式会社
特開昭54-158843
半導体集積回路
公報種別：公開公報出願番号：特願平8-341867 出願人：富士通株式会社

全件表示

前のページに戻る