特許
J-GLOBAL ID:201303016034516598
メモリ装置、テスト装置及びこれらの動作方法並びにメモリシステム及び伝送動作方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人共生国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2013-036931
公開番号(公開出願番号):特開2013-182659
出願日: 2013年02月27日
公開日(公表日): 2013年09月12日
要約:
【課題】信頼性が向上されたメモリセルリペアのためのメモリシステム及びそれに含まれるメモリ装置及びテスト装置を提供する。【解決手段】本発明によるメモリシステムは、メモリシステムであって、少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置を含むメモリ装置と、前記メモリ装置をテストするためのテスト装置とを有し、前記テスト装置で検出したフェイルアドレス(Fail Address)を前記メモリ装置に伝送し、前記不揮発性保存装置に保存する。【選択図】 図1
請求項(抜粋):
メモリシステムであって、
少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置を含むメモリ装置と、
前記メモリ装置をテストするためのテスト装置とを有し、
前記テスト装置で検出したフェイルアドレス(Fail Address)を前記メモリ装置に伝送し、前記不揮発性保存装置に保存することを特徴とするメモリシステム。
IPC (4件):
G11C 29/56
, G11C 29/42
, G06F 12/16
, G11C 29/12
FI (5件):
G11C29/00 651Z
, G11C29/00 631D
, G06F12/16 310R
, G06F12/16 330A
, G11C29/00 671B
Fターム (20件):
5B018GA03
, 5B018HA14
, 5B018HA21
, 5B018JA11
, 5B018JA21
, 5B018KA01
, 5B018KA17
, 5B018NA06
, 5B018QA13
, 5L106AA01
, 5L106BB01
, 5L106BB11
, 5L106CC07
, 5L106CC08
, 5L106CC17
, 5L106DD11
, 5L106DD24
, 5L106DD26
, 5L106FF04
, 5L106FF05
引用特許:
出願人引用 (4件)
-
半導体装置
公報種別:公開公報
出願番号:特願2004-380758
出願人:NECエレクトロニクス株式会社
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願2006-015208
出願人:株式会社東芝
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願2000-168713
出願人:松下電器産業株式会社