特許
J-GLOBAL ID：200903089821310381

半導体装置

発明者：
桝村 好博

桝村 好博 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2004-380758
公開番号（公開出願番号）：特開2006-186247
出願日： 2004年12月28日
公開日（公表日）： 2006年07月13日
要約：
【課題】ロジックチップとメモリチップをパッケージへ組み立てた後に、見かけ上、不良のデータ格納領域(メモリセル、セクタ)の無い半導体装置を提供するために、コストアップによる装置原価の上昇を招くこと。 【解決手段】本発明の半導体装置は、データ格納領域と冗長データ格納領域とを有するメモリ回路(33)を備えるメモリチップ(30)と、前記データ格納領域を前記冗長データ格納領域へ置き換えるための不良アドレス情報(9-0〜9-11)を記録する複数の電流溶断型ヒューズ(F0〜F11)を備えるロジックチップ(20)とを具備し、前記メモリチップ(30)と前記ロジックチップ(20)とをシステムインパッケージ構造にしている。 【選択図】図2
請求項（抜粋）：
データ格納領域と冗長データ格納領域とを有するメモリ回路を備えるメモリチップと、 前記データ格納領域を前記冗長データ格納領域へ置き換えるための不良アドレス情報を記録する複数の電流溶断型ヒューズを備えるロジックチップとを具備し、 前記メモリチップと前記ロジックチップとをシステムインパッケージ構造にした半導体装置。
IPC (12件)：
H01L 25/18 ,  H01L 25/07 ,  H01L 25/065 ,  G06F 12/16 ,  G11C 29/04 ,  G11C 29/12 ,  H01L 27/10 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/82 ,  G01R 31/317 ,  G01R 31/28
FI (11件)：
H01L25/08 B ,  G06F12/16 310P ,  G11C29/00 603L ,  G11C29/00 671B ,  H01L27/10 461 ,  H01L27/04 U ,  H01L21/82 R ,  H01L27/04 V ,  G01R31/28 A ,  G01R31/28 B ,  G01R31/28 V
Fターム (51件)：
2G132AA01 ,  2G132AA08 ,  2G132AA09 ,  2G132AA13 ,  2G132AA15 ,  2G132AK07 ,  2G132AK29 ,  2G132AL00 ,  5B018GA02 ,  5B018KA17 ,  5B018NA01 ,  5F038AV02 ,  5F038AV15 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038DF16 ,  5F038DT02 ,  5F038DT04 ,  5F038DT08 ,  5F038DT14 ,  5F038DT15 ,  5F038DT17 ,  5F038DT18 ,  5F038EZ07 ,  5F038EZ20 ,  5F064AA11 ,  5F064BB03 ,  5F064BB04 ,  5F064BB07 ,  5F064BB09 ,  5F064BB13 ,  5F064BB14 ,  5F064BB15 ,  5F064BB23 ,  5F064BB31 ,  5F064CC12 ,  5F064DD46 ,  5F064FF02 ,  5F064FF14 ,  5F064FF15 ,  5F064FF27 ,  5F064FF32 ,  5F064FF34 ,  5F064FF45 ,  5F083GA10 ,  5F083ZA10 ,  5F083ZA12 ,  5L106CC04 ,  5L106CC12 ,  5L106GG06
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM