特許
J-GLOBAL ID：201303016085082436

マルチプロセッサ装置

発明者：
石見 幸一

石見 幸一 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2013-078334
公開番号（公開出願番号）：特開2013-140630
出願日： 2013年04月04日
公開日（公表日）： 2013年07月18日
要約：
【課題】同一チップ上に複数のマルチプロセッサを含む場合、異なるアーキテクチャごとに独立したバスと外部バスI/Fを持つことで、高性能のマルチプロセッサを得ることを目的とする。【解決手段】本発明におけるマルチプロセッサ装置は、例えばCPU1〜8、SIMD型超並列プロセッサ31,32、DSP41,42のようにアーキテクチャの異なる第1,第2のプロセッサ群を含む複数のプロセッサと、第1のプロセッサ群が接続されているCPU10バスである第1のバスと、第2のプロセッサ群が接続されて第1のバスとは独立した内部周辺バス14である第2のバスと、第1のバスが接続されている第1の外部バスI/Fと、第2のバスが接続されている第2の外部バスI/Fとを一の半導体チップ上に備える。【選択図】図1
請求項（抜粋）：
SMP構成の複数の第1のプロセッサと、 SMP構成の複数の第2のプロセッサと、 前記複数の第1のプロセッサが接続されている第1のバスと、 前記複数の第2のプロセッサが接続されている第2のバスと、 前記第1のバスが接続されている第1の外部バスI/Fと、 前記第2のバスが接続されている第2の外部バスI/Fと、を一の半導体チップ上に備え、 前記第1のプロセッサと前記第2のプロセッサは、別系統のクロックで制御され、周波数または位相が異なることを特徴とするマルチプロセッサ装置。
IPC (1件)：
G06F 15/78
FI (1件)：
G06F15/78 510G
Fターム (6件)：
5B062AA03 ,  5B062BB06 ,  5B062CC04 ,  5B062DD01 ,  5B062EE10 ,  5B062HH02
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM