特許
J-GLOBAL ID:201303017354495960
半導体装置
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2013-005134
公開番号(公開出願番号):特開2013-080261
出願日: 2013年01月16日
公開日(公表日): 2013年05月02日
要約:
【課題】接触不良を低減し、コンタクト抵抗の増大を抑制し、開口率が高い液晶表示装置を得ることを課題とする。【解決手段】基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、島状半導体膜と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜を有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記補助容量は保護膜に覆われていない液晶表示装置に関する。【選択図】図1
請求項(抜粋):
基板と、
前記基板上に設けられ、チャネル形成領域、ソース領域、ドレイン領域、ゲート絶縁膜と、ゲート配線を有する薄膜トランジスタと、
前記ソース領域に接続されるソース配線と、
前記ドレイン領域に接続されるドレイン電極と、
前記基板上に設けられた補助容量と、
前記ドレイン電極に接続される画素電極と、
前記薄膜トランジスタ及び前記ソース配線を覆い、前記画素電極の周辺部と重なる保護
膜と、
を有し、
前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有し、
前記補助容量は前記保護膜に覆われていないことを特徴とする半導体装置。
IPC (3件):
G02F 1/136
, H01L 29/786
, H01L 21/336
FI (3件):
G02F1/1368
, H01L29/78 612C
, H01L29/78 619A
Fターム (85件):
2H092GA14
, 2H092JA26
, 2H092JA34
, 2H092JA47
, 2H092JB05
, 2H092JB07
, 2H092JB16
, 2H092JB69
, 2H092KA05
, 2H092KA07
, 2H092KA24
, 2H092MA05
, 2H092MA08
, 2H092MA13
, 2H092MA17
, 2H092NA07
, 2H092NA27
, 2H092NA29
, 2H092PA02
, 2H092PA12
, 5F110AA16
, 5F110AA26
, 5F110BB01
, 5F110CC07
, 5F110DD02
, 5F110DD03
, 5F110EE01
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE12
, 5F110EE14
, 5F110EE23
, 5F110EE44
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF28
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG16
, 5F110GG17
, 5F110GG25
, 5F110GG33
, 5F110GG43
, 5F110GG45
, 5F110HK01
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK09
, 5F110HK16
, 5F110HK22
, 5F110HK25
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK35
, 5F110HK39
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL07
, 5F110HL14
, 5F110HL22
, 5F110HL23
, 5F110HL24
, 5F110HM18
, 5F110NN03
, 5F110NN04
, 5F110NN16
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN35
, 5F110NN73
, 5F110QQ02
, 5F110QQ06
, 5F110QQ09
, 5F110QQ11
引用特許:
前のページに戻る