特許
J-GLOBAL ID：201303020812752650
パケットバッファ装置およびパケットバッファ制御方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
山川 政樹
, 山川 茂樹
, 小池 勇三
公報種別：公開公報
出願番号（国際出願番号）：特願2011-285526
公開番号（公開出願番号）：特開2013-135383
出願日： 2011年12月27日
公開日（公表日）： 2013年07月08日
要約：
【課題】蓄積するパケット数を増大させた場合でも、パケットを蓄積するデータ用メモリの増大に伴う余分な回路規模の増加を抑制する。【解決手段】パケットバッファ装置10は、メモリ部12、書込ブロックバッファ13A、読出ブロックバッファ14Aを備える。パケット制御部11は、入力パケットデータを書込ブロックバッファ13Aへ順次格納し、書込ブロックバッファ13A内におけるパケットデータの終端位置を示すパケット境界情報を書込ブロックバッファ13Aへ格納し、所定量のデータが格納された時点で、当該データをメモリ部12へ書き込み、出力指示に応じて、メモリ部12からデータを読み出して読出ブロックバッファ14Aへ格納し、当該データに含まれるパケット境界情報に基づき、当該データに含まれる各パケットデータを読み出して出力する。【選択図】 図1
請求項（抜粋）：
固定長の記憶領域からなるブロックを複数有し、これらブロックごとにデータの書き込みおよび読み出しを行うメモリ部と、
少なくとも前記ブロック分のデータを保持する書込ブロックバッファと、
少なくとも前記ブロック分のデータを保持する読出ブロックバッファと、
入力された可変長のパケットのパケットデータを、前記書込ブロックバッファへ順次格納するとともに、当該書込ブロックバッファへ格納した各パケットデータの終端位置を示すパケット境界情報を含むブロック管理情報を当該書込ブロックバッファへ格納し、当該書込ブロックバッファ内に所定量のデータが格納された時点で、当該データを前記メモリ部へ書き込み、入力された出力指示に応じて、前記メモリ部から前記データを読み出して前記読出ブロックバッファへ格納し、当該データに含まれる前記ブロック管理情報の前記パケット境界情報に基づいて、当該データに含まれる各パケットデータを読み出して出力するパケット制御部と
を備えることを特徴とするパケットバッファ装置。
IPC (2件)：
FI (2件)：
Fターム (15件)：
5K030GA06
, 5K030HA08
, 5K030HB28
, 5K030JA07
, 5K030KA03
, 5K030MA13
, 5K030MB15
, 5K034AA11
, 5K034HH21
, 5K034HH23
, 5K034HH25
, 5K034HH48
, 5K034HH50
, 5K034HH54
, 5K034HH56
