特許

J-GLOBAL ID：201303021187412361

半導体装置及びその製造方法

発明者： 野本 敬介 ,  石川 透
出願人/特許権者： エルピーダメモリ株式会社
代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2011-188141
公開番号（公開出願番号）：特開2013-051299
出願日： 2011年08月31日
公開日（公表日）： 2013年03月14日
要約：

【課題】TSV構造を採用し複数のチップをスタックした半導体装置を、改良された入出力形式で提供できるようにする。【解決手段】複数のチップをスタックしてなり、隣り合うチップ間の接続を、貫通電極を介して行なうTSV構造を持つ半導体装置に適用される。各チップは複数のチャンネルに対応した複数のTSVアレイ部を備え、該複数のTSVアレイ部は、スタックするチップの数に応じて入出力に寄与するTSVアレイ部と入出力回路に接続されないパススルーのTSVアレイ部とに分けられている。スタックするチップの数に応じて2段目以降のチップを面方向に回転させてスタックし、前記パススルーのTSVアレイ部を経由してデータの入出力を行なう構成とすることにより、前記データの入出力に寄与するTSVアレイ部にのみ共有の入出力回路を備える構成とし、入出力回路の数を低減させた。【選択図】図4

請求項（抜粋）：

複数のチップをスタックしてなり、隣り合うチップ間の接続を、貫通電極を介して行なうTSV構造を持つ半導体装置において、 各チップは複数のチャンネルに対応した複数のTSVアレイ部を備え、 前記複数のTSVアレイ部は、スタックするチップの数に応じてデータの入出力に寄与するTSVアレイ部と入出力回路に接続されないパススルーのTSVアレイ部とに分けられており、 前記スタックするチップの数に応じて2段目以降のチップを面方向に回転させてスタックし、前記パススルーのTSVアレイ部を経由してデータの入出力を行なう構成とすることにより、前記データの入出力に寄与するTSVアレイ部にのみ共有の入出力回路を備える構成としたことを特徴とする半導体装置。

IPC (6件)：

H01L 27/10 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (3件)：

H01L27/10 495 ,  H01L27/10 681F ,  H01L25/08 Z

Fターム (10件)：

5F083AD00 ,  5F083GA09 ,  5F083GA10 ,  5F083GA27 ,  5F083LA07 ,  5F083LA10 ,  5F083MA06 ,  5F083MA16 ,  5F083ZA23 ,  5F083ZA29

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2010-029259   出願人：エルピーダメモリ株式会社

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2010-029259   出願人：エルピーダメモリ株式会社