特許
J-GLOBAL ID:201303021310438168
自己整合電極を有するデバイスの作製方法
発明者:
,
,
出願人/特許権者:
,
代理人 (4件):
村山 靖彦
, 志賀 正武
, 渡邊 隆
, 実広 信哉
公報種別:公開公報
出願番号(国際出願番号):特願2013-010912
公開番号(公開出願番号):特開2013-131766
出願日: 2013年01月24日
公開日(公表日): 2013年07月04日
要約:
【課題】本発明は、薄膜トランジスタ、特に、パターニング技術が、下地電極に対して正確に整列される必要がある電極パターンの画定に使用される薄膜トランジスタなどの電子デバイスの作製に関する。【解決手段】作製方法は、狭い線幅を有する構造を形成することができない、及び/又は、先に堆積されたパターンに対してあまり正確に位置決めすることができない、レーザアブレーションパターニング技術または溶液ベースの直接書き込み印刷技法などの種々のパターニング技術に適用可能である。こうして、本発明者等は、減算的技法によるゲートパターニング、特に、選択的レーザアブレーションパターニングと、印刷などの加算的技法によるゲートパターニングの両方について適用可能である自己整合ゲート技法を述べる。技法は、低解像度ゲートパターニングの使用を容易にする。【選択図】図3
請求項(抜粋):
電子デバイスの製造方法において、前記デバイスが、光透過性基板、光透過性チャネルを組み込む前もって画定された第1電極構造、少なくとも1つの中間層、および前記少なくとも1つの中間層の上に配設される感光性誘電体層を備える方法であって、前記前もって画定された第1電極構造をマスクとして使用して、前記光透過性基板を通した背面光露光によって前記チャネルを覆う前記感光性誘電体層の領域内にトレンチ構造をパターニングするステップと、その後、前記露光領域から前記感光性誘電体層の少なくとも一部を除去するステップであって、それにより、別の電極が、前記トレンチ内に少なくとも部分的に形成されると、前記感光性誘電体層が、前記トレンチの外側に延びる前記別の電極のいずれの部分も前記感光性誘電体層によって前記少なくとも1つの中間層から分離されることを確実にする、除去するステップとを含む方法。
IPC (7件):
H01L 21/336
, H01L 29/786
, H01L 21/28
, H01L 29/423
, H01L 29/49
, H01L 23/522
, H01L 21/768
FI (8件):
H01L29/78 627C
, H01L29/78 617J
, H01L29/78 612C
, H01L29/78 627Z
, H01L21/28 D
, H01L29/58 G
, H01L21/28 L
, H01L21/90 B
Fターム (83件):
4M104AA01
, 4M104AA08
, 4M104AA09
, 4M104AA10
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB07
, 4M104BB09
, 4M104BB36
, 4M104CC05
, 4M104DD06
, 4M104DD20
, 4M104DD34
, 4M104DD51
, 4M104DD61
, 4M104DD62
, 4M104DD78
, 4M104EE03
, 4M104EE18
, 4M104GG02
, 4M104GG04
, 4M104GG08
, 4M104HH14
, 5F033GG03
, 5F033GG04
, 5F033HH03
, 5F033HH04
, 5F033HH05
, 5F033HH11
, 5F033HH13
, 5F033JJ01
, 5F033JJ11
, 5F033JJ13
, 5F033KK00
, 5F033KK07
, 5F033KK08
, 5F033KK11
, 5F033KK13
, 5F033NN16
, 5F033PP15
, 5F033PP19
, 5F033PP26
, 5F033QQ01
, 5F033QQ53
, 5F033RR21
, 5F033RR27
, 5F033VV06
, 5F033VV15
, 5F033XX03
, 5F033XX34
, 5F110AA02
, 5F110BB01
, 5F110CC05
, 5F110DD01
, 5F110DD02
, 5F110DD05
, 5F110EE02
, 5F110EE22
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110EE47
, 5F110FF01
, 5F110FF09
, 5F110FF27
, 5F110GG01
, 5F110GG02
, 5F110GG05
, 5F110GG13
, 5F110GG15
, 5F110GG42
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK32
, 5F110NN02
, 5F110NN27
, 5F110QQ01
, 5F110QQ03
, 5F110QQ06
, 5F110QQ11
, 5F110QQ12
引用特許:
審査官引用 (3件)
-
特開平2-206132
-
特開平2-067757
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2001-358215
出願人:株式会社東芝
前のページに戻る