特許
J-GLOBAL ID：201303021448515961

半導体不揮発性記憶装置

発明者：
桐原 信

桐原 信 について


出願人/特許権者：
シチズンホールディングス株式会社

シチズンホールディングス株式会社 について

, 
シチズン時計株式会社

シチズン時計株式会社 について


代理人 (1件)： 宮島 明
公報種別：公開公報
出願番号（国際出願番号）：特願2012-069465
公開番号（公開出願番号）：特開2013-201336
出願日： 2012年03月26日
公開日（公表日）： 2013年10月03日
要約：
【課題】電荷の注入効率を向上させるためにソース領域と電気的に接続する抵抗手段を設けたMIS型メモリトランジスタでは、書き込み信頼性は向上するものの、初期状態の読出しマージンが低下するという問題があった。【解決手段】ソース領域と電気的に接続する抵抗手段を備えるMIS型メモリトランジスタの構造にて、抵抗手段は、データ書き込みのときに、データ読み出しのときよりも抵抗値が低くなるようにする可変手段を有する。【選択図】図1
請求項（抜粋）：
半導体基板に、ソース領域とドレイン領域と、これらに挟まれる部分にチャネル領域を備え、該チャネル領域の上部に電荷を蓄積するメモリ絶縁膜を介してゲート電極を有し、前記ソース領域と電気的に接続する抵抗手段を備え、 前記ゲート電極と前記ドレイン領域とに書込み電圧をそれぞれ印加して前記メモリ絶縁膜に電荷の注入を行うデータ書き込みのとき、前記抵抗手段は、前記ソース領域と前記半導体基板との間に電位差を発生させ、該電位差により前記ソース領域近傍からも前記メモリ絶縁膜に電荷を蓄積する半導体不揮発性記憶装置において、 前記抵抗手段は、前記データ書き込みのときに、データ読み出しのときよりも抵抗値が低くなるようにする可変手段を有することを特徴とする半導体不揮発性記憶装置。
IPC (5件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L27/10 434 ,  H01L29/78 371
Fターム (21件)：
5F083EP18 ,  5F083EP23 ,  5F083EP48 ,  5F083EP49 ,  5F083ER02 ,  5F083ER04 ,  5F083ER05 ,  5F083ER06 ,  5F083GA11 ,  5F083JA04 ,  5F083LA21 ,  5F083MA06 ,  5F083MA19 ,  5F101BA45 ,  5F101BB05 ,  5F101BC04 ,  5F101BC11 ,  5F101BD02 ,  5F101BD37 ,  5F101BE02 ,  5F101BE05
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM