特許
J-GLOBAL ID:200903008884751426

半導体不揮発性記憶装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-088172
公開番号(公開出願番号):特開2003-282747
出願日: 2002年03月27日
公開日(公表日): 2003年10月03日
要約:
【要約】【課題】 半導体不揮発性記憶装置の書込み後のしきい値電圧を増加する。【解決手段】 電荷を蓄積するメモリ絶縁膜と、該メモリ絶縁膜上に設けるゲート電極と、該ゲート電極の両側の半導体基板に設けるソース領域およびドレイン領域を有する半導体不揮発性記憶装置であって、前記ソース領域と接続する抵抗を設けることを特徴とする半導体不揮発性記憶装置の構造を提供する。したがって、書込まれた半導体不揮発性記憶装置と書込まれていない半導体不揮発性記憶装置のしきい値電圧の差を大きくすることができ、読み出し時の誤認識を無くすことができる。
請求項(抜粋):
電荷を蓄積するメモリ絶縁膜と、該メモリ絶縁膜上に設けるゲート電極と、該ゲート電極の両側の半導体基板に設けるソース領域およびドレイン領域を有する半導体不揮発性記憶装置であって、前記ソース領域と接続する抵抗を設けることを特徴とする半導体不揮発性記憶装置。
IPC (5件):
H01L 21/8247 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (3件):
H01L 29/78 371 ,  G11C 17/00 635 ,  H01L 27/10 434
Fターム (18件):
5B025AA01 ,  5B025AC01 ,  5B025AD04 ,  5B025AE08 ,  5F083EP18 ,  5F083EP22 ,  5F083EP67 ,  5F083ER02 ,  5F083ER09 ,  5F083JA36 ,  5F083JA56 ,  5F083KA11 ,  5F083NA02 ,  5F101BA45 ,  5F101BB02 ,  5F101BC11 ,  5F101BD09 ,  5F101BD37
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る