特許
J-GLOBAL ID：201303023835140839
積分器、デジタル-アナログ変換回路、及び音声出力システム
発明者：
出願人/特許権者：
代理人 (3件)：
三好 秀和
, 寺山 啓進
, 三好 広之
公報種別：公開公報
出願番号（国際出願番号）：特願2012-017947
公開番号（公開出願番号）：特開2013-157853
出願日： 2012年01月31日
公開日（公表日）： 2013年08月15日
要約：
【課題】ホワイトノイズのようなランダムな信号が入力された場合でもショック音の発生を回避することが可能な積分器、デジタル-アナログ変換回路、及び音声出力システムを提供すること。【解決手段】積分器41は、入力信号を1サンプリング周期だけ遅延させる遅延器41aと、遅延された入力信号を次のサンプリング時に入力信号と加算する加算器41bと、遅延器41aのオーバーフローを防止するオーバーフロー防止回路41cとを備える。【選択図】図4
請求項（抜粋）：
入力信号を1サンプリング周期だけ遅延させる遅延器と、
遅延された入力信号を次のサンプリング時に入力信号と加算する加算器と、
前記遅延器のオーバーフローを防止するオーバーフロー防止回路と
を備えることを特徴とする積分器。
IPC (1件)：
FI (1件)：
Fターム (5件)：
5J022AB01
, 5J022CB06
, 5J022CC04
, 5J022CE04
, 5J022CF03
