特許

J-GLOBAL ID：201303024067727520

SRAMおよびその制御方法

発明者： ▲高▼橋 康宏 ,  古宮山 英明 ,  関根 敏和
出願人/特許権者： 高橋 康宏
公報種別：公開公報
出願番号（国際出願番号）：特願2011-191496
公開番号（公開出願番号）：特開2013-054793
出願日： 2011年09月02日
公開日（公表日）： 2013年03月21日
要約：

【課題】断熱的SRAM回路の回路構造と制御方法を改良し、さらなる低消費電力化を実現するためのSRAM回路を提供すること。【解決手段】従来の断熱的SRAMで記憶保持として用いられているインバータからなるフリップフロップ回路を抵抗負荷型のMOSトランジスタに置き換え、かつ読み込み・書き込み選択線の切り替えにCMOSトランスミッションゲートを配置することで、書き込み時における消費電力の増加を解決できる。【選択図】 図4

請求項（抜粋）：

直列に接続された抵抗負荷を構成するNMOSトランジスタおよびスイッチを構成するNMOSトランジスタからなるインバータを相補的に接続したフリップフロップ回路をメモリセルとするメモリ回路において、 書き込み時に、前記メモリセルのMCPLの電位をGND電位と電源電位の間の所定の電位に設定する構成である ことを特徴とするメモリ回路。

IPC (2件)：

G11C 11/41 ,  G11C 11/418

FI (2件)：

G11C11/40 Z ,  G11C11/34 301B

Fターム (9件)：

5B015HH01 ,  5B015HH03 ,  5B015HH04 ,  5B015JJ03 ,  5B015JJ04 ,  5B015KA02 ,  5B015KA09 ,  5B015KA13 ,  5B015MM06

引用特許：

出願人引用 (1件)

• 磁気記録媒体の製造方法および磁気記録媒体の製造に用いられる連結装置
  公報種別：公開公報   出願番号：特願2008-017476   出願人：富士電機デバイステクノロジー株式会社