特許
J-GLOBAL ID：201303024088987700
オペアンプ、アナログ演算回路、及び、アナログデジタルコンバータ
発明者：
出願人/特許権者：
代理人 (2件)：
伊東 忠彦
, 山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2012-080531
公開番号（公開出願番号）：特開2013-211692
出願日： 2012年03月30日
公開日（公表日）： 2013年10月10日
要約：
【課題】 出力段を小さくできるオペアンプ、アナログ演算回路、及び、アナログデジタルコンバータを提供する。【解決手段】 オペアンプは、フォールデッドカスコード型のオペアンプであって、一定の電流を出力する定電流源と、前記定電流源に接続され、反転入力端子と非反転入力端子とに入力される電圧の差に応じて、前記定電流源の出力電流のうちの一部を差動電流として出力する差動入力段と、前記定電流源に対して前記差動入力段と並列に接続され、前記定電流源の出力電流から前記差動電流を引いた残りの電流を出力段電流として出力する出力段とを含み、前記差動入力段の入力電圧差をΔV、前記差動電流をIdiff、前記出力段電流をIout、前記差動入力段の入力トランジスタのオーバードライブ電圧をVodとすると、前記出力段は、Ka=Iout/Idiff<1、かつ、|ΔV/2Vod|<1を満たす。【選択図】図15
請求項（抜粋）：
フォールデッドカスコード型のオペアンプであって、
一定の電流を出力する定電流源と、
前記定電流源に接続され、反転入力端子と非反転入力端子とに入力される電圧の差に応じて、前記定電流源の出力電流のうちの一部を差動電流として出力する差動入力段と、
前記定電流源に対して前記差動入力段と並列に接続され、前記定電流源の出力電流から前記差動電流を引いた残りの電流を出力段電流として出力する出力段と
を含み、
前記差動入力段の入力電圧差をΔV、前記差動電流をIdiff、前記出力段電流をIout、前記差動入力段の入力トランジスタのオーバードライブ電圧をVodとすると、前記出力段は、Ka=Iout/Idiff<1、かつ、|ΔV/2Vod|<1を満たす、オペアンプ。
IPC (2件)：
FI (2件)：
Fターム (19件)：
5J500AA01
, 5J500AA13
, 5J500AA47
, 5J500AC92
, 5J500AF12
, 5J500AH10
, 5J500AH17
, 5J500AK01
, 5J500AK05
, 5J500AK06
, 5J500AK34
, 5J500AK47
, 5J500AM04
, 5J500AM17
, 5J500AM21
, 5J500AT06
, 5J500DN12
, 5J500DN22
, 5J500DN23
