特許
J-GLOBAL ID:201303031253167808

プリント回路基板の製造方法

発明者:
出願人/特許権者:
代理人 (2件): 加藤 公延 ,  大島 孝文
公報種別:公開公報
出願番号(国際出願番号):特願2012-157277
公開番号(公開出願番号):特開2013-106034
出願日: 2012年07月13日
公開日(公表日): 2013年05月30日
要約:
【課題】本発明は、プリント回路基板の製造方法に関する。【解決手段】本発明によるプリント回路基板の製造方法は、ベース基板の両面に形成された銅箔の一部を除去してベース層を露出させる段階と、前記ベース層の露出領域に貫通孔を形成する段階と、前記貫通孔をデスミア処理してビアホールを形成する段階と、前記ビアホールの内部にメッキ層を形成する段階と、前記ビアホールに充填されたメッキ層により電気的に接続される回路パターンを形成する段階と、を含む。【選択図】図5
請求項(抜粋):
ベース基板の両面に形成された銅箔の一部を除去してベース層を露出させる段階と、 前記ベース層の露出領域に貫通孔を形成する段階と、 前記貫通孔をデスミア処理してビアホールを形成する段階と、 前記ビアホールの内部にメッキ層を形成する段階と、 前記ビアホールに充填されたメッキ層により電気的に接続される回路パターンを形成する段階と、 を含むプリント回路基板の製造方法。
IPC (2件):
H05K 3/40 ,  H05K 3/42
FI (2件):
H05K3/40 K ,  H05K3/42 610A
Fターム (9件):
5E317AA24 ,  5E317BB12 ,  5E317CC31 ,  5E317CD01 ,  5E317CD11 ,  5E317CD27 ,  5E317CD32 ,  5E317GG17 ,  5E317GG20
引用特許:
審査官引用 (1件)

前のページに戻る