特許
J-GLOBAL ID：201303035500020535

半導体装置の作製方法

発明者：
本田 達也

本田 達也 について

, 
荒井 康行

荒井 康行 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2013-041451
公開番号（公開出願番号）：特開2013-157613
出願日： 2013年03月04日
公開日（公表日）： 2013年08月15日
要約：
【課題】フォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、低いコストで歩留まり良く製造すること可能となる半導体装置の作製方法を提供する。【解決手段】半導体膜を成膜し、レーザビームを遮蔽する遮蔽物を有するフォトマスクを通してレーザビームを照射し、半導体膜中の、フォトマスク中の遮蔽物が形成されない領域を介してレーザビームが照射された領域は昇華し、フォトマスク中の遮蔽物が形成された領域によりレーザビームが照射されなかった領域は昇華せずに島状半導体膜が形成され、ソース電極またはドレイン電極の一方である第1の電極と、ソース電極またはドレイン電極の他方である第2の電極が形成され、ゲート絶縁膜が形成され、ゲート絶縁膜上にゲート電極が形成される半導体装置の作製方法に関する。【選択図】図1
請求項（抜粋）：
基板上に半導体膜を成膜し、 遮蔽物を有するフォトマスクを通して、前記第1の半導体膜にレーザビームを照射し、 前記遮蔽物に遮蔽され前記レーザビームが照射されなかった前記第1の半導体膜の一部が残存し、前記基板上に島状半導体膜が形成されることを特徴とする半導体装置の作製方法。
IPC (3件)：
H01L 21/302 ,  H01L 21/336 ,  H01L 29/786
FI (2件)：
H01L21/302 201B ,  H01L29/78 627C
Fターム (30件)：
5F004AA16 ,  5F004BA20 ,  5F004BB03 ,  5F004BB04 ,  5F004DB13 ,  5F004EA01 ,  5F110AA16 ,  5F110CC01 ,  5F110CC07 ,  5F110DD03 ,  5F110EE03 ,  5F110EE04 ,  5F110EE42 ,  5F110EE44 ,  5F110EE45 ,  5F110FF03 ,  5F110FF28 ,  5F110FF30 ,  5F110GG01 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK25 ,  5F110HK33 ,  5F110HK42 ,  5F110NN71 ,  5F110NN72 ,  5F110QQ04
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM