特許
J-GLOBAL ID:201303037035940269

トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ

発明者:
出願人/特許権者:
代理人 (1件): 塩田 伸
公報種別:公開公報
出願番号(国際出願番号):特願2012-050327
公開番号(公開出願番号):特開2013-187291
出願日: 2012年03月07日
公開日(公表日): 2013年09月19日
要約:
【課題】一つの半導体基板上にp型とn型のトランジスタを形成でき、低電圧動作で大きなドレイン電流を得る。【解決手段】トンネル電界効果トランジスタの製造方法は、半導体基板に対し、その表面側から不純物物質をイオン注入し、前記不純物物質を活性化アニールにより活性化させてソース領域及びドレイン領域を形成し、前記半導体基板上に前記半導体基板を形成する半導体材料と同じ半導体材料を堆積させ、前記ソース領域の少なくとも一部と接合するように前記半導体材料のエピタキシャル成長層を形成し、前記エピタキシャル成長層上に、該エピタキシャル成長層を介して一部が前記ソース領域の少なくとも一部と対向配置されるようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に、前記エピタキシャル成長層及び前記ゲート絶縁膜を介して一部が前記ソース領域の少なくとも一部と対向配置されるようにゲート電極を形成することを特徴とする。【選択図】図3
請求項(抜粋):
半導体基板に対し、その表面側から不純物物質をイオン注入し、前記不純物物質を活性化アニールにより活性化させてソース領域及びドレイン領域を形成するソース領域-ドレイン領域形成工程と、 前記半導体基板上に前記半導体基板を形成する半導体材料と同じ半導体材料を堆積させ、前記ソース領域の少なくとも一部と接合するように前記半導体材料のエピタキシャル成長層を形成するエピタキシャル成長層形成工程と、 前記エピタキシャル成長層上に、該エピタキシャル成長層を介して一部が前記ソース領域の少なくとも一部と対向配置されるようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、 前記ゲート絶縁膜上に、前記エピタキシャル成長層及び前記ゲート絶縁膜を介して一部が前記ソース領域の少なくとも一部と対向配置されるようにゲート電極を形成するゲート電極形成工程と、 を含むことを特徴とするトンネル電界効果トランジスタの製造方法。
IPC (6件):
H01L 21/336 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 29/66
FI (5件):
H01L29/78 301J ,  H01L29/78 622 ,  H01L27/08 321E ,  H01L27/08 321D ,  H01L29/66 T
Fターム (58件):
5F048AC03 ,  5F048AC04 ,  5F048BA10 ,  5F048BA14 ,  5F048BA16 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BC03 ,  5F048BD01 ,  5F110AA07 ,  5F110BB04 ,  5F110BB13 ,  5F110CC02 ,  5F110EE01 ,  5F110EE05 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG02 ,  5F110GG03 ,  5F110GG22 ,  5F110GG35 ,  5F110GG37 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HM12 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F140AA05 ,  5F140AA29 ,  5F140AB03 ,  5F140AC13 ,  5F140BA01 ,  5F140BA03 ,  5F140BA20 ,  5F140BB01 ,  5F140BB06 ,  5F140BC12 ,  5F140BD11 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF08 ,  5F140BF10 ,  5F140BG28 ,  5F140BG30 ,  5F140BH30 ,  5F140BK13 ,  5F140BK21 ,  5F140CC03 ,  5F140CC12
引用特許:
審査官引用 (1件)

前のページに戻る