特許
J-GLOBAL ID：201303038565674370
収容設計プログラム、収容設計装置及び収容設計方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2012-115939
公開番号（公開出願番号）：特開2013-243557
出願日： 2012年05月21日
公開日（公表日）： 2013年12月05日
要約：
【課題】シェルフの台数をより抑えることができるプログラム等を提供する。【解決手段】CPU16は、設計対象のNW側/CL側通信カードが格納された複数種のIFCを2以上のシェルフ内に収容する際に、NW側/CL側通信カードの個数情報を収集する。CPUは、IFCの使用スロット数のカード情報と、シェルフ内でIFCが収容可能な最大スロット数のシェルフ情報と、異なるNW側通信カード相互間のシェルフ相互間で通信する際の対応関係の対応情報とを収集する。CPUは、シェルフ相互間の通信に使用できる通信制限容量を収集する。CPUは、カード情報、個数情報、シェルフ情報、対応情報及び通信制限容量に基づき、設計対象のIFCを2以上の最小限のシェルフ内に割当てる整数計画モデルを生成する。CPUは、整数計画モデルを実行することで、IFCを最小限のシェルフ内に割当てる収容設計の設計解を出力する。【選択図】図1
請求項（抜粋）：
コンピュータに、
第1の通信カード及び第2の通信カードが格納された複数種の格納カードを2以上のシェルフ内に収容する際に、前記第1の通信カード及び前記第2の通信カードの個数を示す個数情報と、前記格納カードの使用スロット数を示すカード情報と、前記シェルフ内で前記格納カードが収容可能な最大スロット数を示すシェルフ情報と、異なる第1の通信カード相互間のシェルフ相互間で通信する際の対応関係を示す対応情報と、前記シェルフ相互間の通信に使用できる通信制限容量とを収集し、
前記カード情報、前記個数情報、前記シェルフ情報、前記対応情報及び前記通信制限容量に基づき、前記設計対象の前記第1の通信カード及び前記第2の通信カードが格納された前記格納カードを2以上の最小限のシェルフ内に割当てる整数計画モデルを生成し、
前記整数計画モデルを実行し、前記格納カードを最小限のシェルフ内に割当てる収容設計の設計解がある場合に、当該設計解を出力する
各処理を実行させることを特徴とする収容設計プログラム。
IPC (1件)：
FI (1件)：
Fターム (8件)：
5K030GA04
, 5K030HA08
, 5K030HD03
, 5K030JA11
, 5K030MA05
, 5K030MA07
, 5K030MD04
, 5K030MD09
