特許

J-GLOBAL ID：201303042455279685

半導体装置

発明者： 新井 大輔 ,  久保 栄 ,  池上 雄太
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (4件)： 筒井 大和 ,  菅田 篤志 ,  筒井 章子 ,  坂次 哲也
公報種別：公開公報
出願番号（国際出願番号）：特願2012-202223
公開番号（公開出願番号）：特開2013-179251
出願日： 2012年09月14日
公開日（公表日）： 2013年09月09日
要約：

【課題】IGBTを含む半導体装置の製造歩留まりを向上させる。【解決手段】絶縁膜によって規定され、IGBTの素子が形成される活性領域ACは、平面視において一定の間隔を設けて第1方向に延びる第1長辺L1と第2長辺L2とを有する。そして、第1長辺L1および第2長辺L2の一方の端部において、第1長辺L1と第1角度θ1を成す第1短辺S1と、第2長辺L2と第2角度θ2を成す第2短辺S2とを有し、第1長辺L1および第2長辺L2の他方の端部において、第1長辺L1と第3角度θ3を成す第3短辺S3と、第2長辺L2と第4角度θ4を成す第4短辺S4とを有する。第1角度θ1、第2角度θ2、第3角度θ3、および第4角度θ4は、90度よりも大きく180度よりも小さい範囲である。【選択図】図10B

請求項（抜粋）：

IGBTを含む半導体装置であって、 (a)第1導電型を有する前記IGBTのコレクタ層と、 (b)前記コレクタ層上に形成された、前記第1導電型と異なる第2導電型を有する前記IGBTのバッファ層と、 (c)前記バッファ層上に形成された、前記第2導電型を有する前記IGBTのベース層と、 (d)前記ベース層上に形成された、第1厚さを有する複数の埋め込み絶縁膜と、 (e)前記複数の埋め込み絶縁膜にそれぞれ形成された開口部と、 (f)前記複数の埋め込み絶縁膜の周囲に形成され、前記第1厚さよりも厚い第2厚さを有し、複数の活性領域を規定する絶縁膜と、 (g)前記複数の活性領域において、前記複数の埋め込み絶縁膜上にそれぞれ形成された、前記第2導電型を有する表面半導体層と、 (h)前記表面半導体層内に形成された、前記第1導電型を有する前記IGBTのチャネル層と、 (i)前記表面半導体層内にて、前記チャネル層と接するように形成され、前記チャネル層よりも高濃度の前記第1導電型を有する前記IGBTのエミッタ層と、 (j)前記表面半導体層内に形成された、前記第2導電型を有する前記IGBTのソース層と、 (k)前記表面半導体層の表面の一部に選択的に形成された、前記IGBTのゲート絶縁膜と、 (l)前記ゲート絶縁膜上に形成された、前記IGBTのゲート電極と、 (m)前記コレクタ層の裏面に形成され、前記コレクタ層と電気的に接続された、前記IGBTのコレクタ電極と、 (n)前記エミッタ層上および前記ソース層上に形成され、前記エミッタ層および前記ソース層と電気的に接続された、前記IGBTのソース電極と、 を有し、 前記活性領域は、平面視において第1方向に延びる第1長辺と、前記第1方向と直交する第2方向に前記第1長辺と一定の間隔を設けて前記第1方向に延びる第2長辺とを有し、 前記第1長辺および前記第2長辺の一方の端部において、前記第1長辺と第1角度を成す第1短辺と、前記第2長辺と第2角度を成す第2短辺とを有し、前記第1長辺および前記第2長辺の他方の端部において、前記第1長辺と第3角度を成す第3短辺と、前記第2長辺と第4角度を成す第4短辺とを有し、 前記第1角度、前記第2角度、前記第3角度、および前記第4角度は、90度よりも大きく180度よりも小さい範囲である。

IPC (3件)：

H01L 29/739 ,  H01L 29/78 ,  H01L 29/06

FI (6件)：

H01L29/78 655G ,  H01L29/78 652E ,  H01L29/78 652P ,  H01L29/78 655A ,  H01L29/06 301G ,  H01L29/06 301V

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2008-225031   出願人：株式会社ルネサステクノロジ
• 特開平2-135755
  
• 特開平2-135755