特許
J-GLOBAL ID：201303045140008585
半導体装置の作製方法
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2000-232507
公開番号（公開出願番号）：特開2002-050761
特許番号：特許第4801242号
出願日： 2000年07月31日
公開日（公表日）： 2002年02月15日
請求項（抜粋）：
【請求項1】 絶縁表面上に結晶構造を含む半導体層を形成し、
前記結晶構造を含む半導体層をエッチングして、チャネル領域と、ソース領域と、ドレイン領域と、保持容量を形成する領域と、を含む第1の島状半導体層と、ゲート配線の一部となる第2の島状半導体層及び第3の島状半導体層と、を形成し、
前記ソース領域、前記ドレイン領域、前記保持容量を形成する領域、前記第2の島状半導体層、及び前記第3の島状半導体層に、n型を付与する不純物元素を添加し、
前記第1の島状半導体層、前記第2の島状半導体層、及び前記第3の島状半導体層上に絶縁層を形成し、
前記絶縁層を選択的にエッチングして、前記ソース領域、前記ドレイン領域、前記第2の島状半導体層、及び前記第3の島状半導体層上の前記絶縁層の一部に開口部を形成し、
前記開口部によって露出した前記ソース領域、前記ドレイン領域、前記第2の島状半導体層、及び前記第3の島状半導体層に、p型を付与する不純物元素を添加し、
前記絶縁層、前記第1の島状半導体層、前記第2の島状半導体層、及び前記第3の島状半導体層上に導電層を形成し、
前記導電層を選択的にエッチングして、ソース配線と、前記第2の島状半導体層と前記第3の島状半導体層を電気的に接続するゲート配線と、を形成し、
前記第1の島状半導体層、前記第2の島状半導体層、及び前記第3の島状半導体層に、前記絶縁層を通過させて前記n型を付与する不純物元素を添加して低濃度不純物領域を形成し、
前記第1の島状半導体層、前記第2の島状半導体層、及び前記第3の島状半導体層に添加された不純物元素を活性化することを特徴とする半導体装置の作製方法。
IPC (10件)：
H01L 29/786 ( 200 6.01)
, G02F 1/1368 ( 200 6.01)
, H01L 23/52 ( 200 6.01)
, H01L 21/3205 ( 200 6.01)
, G09F 9/00 ( 200 6.01)
, G09F 9/30 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 27/08 ( 200 6.01)
H01L 29/78 612 C
, G02F 1/136
, H01L 21/88 Z
, H01L 21/88 P
, G09F 9/00 338
, G09F 9/00 348 C
, G09F 9/30 338
, H01L 27/08 321 F
, H01L 27/08 321 E
, H01L 29/78 612 B
, H01L 29/78 627 G
, H01L 27/08 331 E
