特許
J-GLOBAL ID：201303049091575717

表示装置の製造方法

発明者：
中野 慎太郎

中野 慎太郎 について

, 
三浦 健太郎

三浦 健太郎 について

, 
斉藤 信美

斉藤 信美 について

, 
坂野 竜則

坂野 竜則 について

, 
上田 知正

上田 知正 について

, 
山口 一

山口 一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2012-014237
公開番号（公開出願番号）：特開2013-156281
出願日： 2012年01月26日
公開日（公表日）： 2013年08月15日
要約：
【課題】高画質の表示装置の製造方法を提供する。【解決手段】実施形態によれば、薄膜トランジスタを形成し、画素電極を形成し、画素電極の上に有機発光層を形成し、有機発光層の上に対向電極を形成し、封止部を形成する表示装置の製造方法が提供される。薄膜トランジスタの形成は、基板の主面上に、ゲート電極を形成し、ゲート電極の上にゲート絶縁膜を形成し、ゲート絶縁膜の上に半導体膜を形成し、半導体膜と電気的に接続された第1導電部と、半導体膜と電気的に接続された第2導電部と、を形成することを含む。封止部は、第1封止膜と第2封止膜とを含む。第1、第2封止膜の水素の濃度は、1020atoms/cm3以下である。第1封止膜は、圧縮応力及び引張応力のいずれかを有し、第2封止膜は、圧縮応力及び引張応力のいずれか他方を有する。【選択図】図1
請求項（抜粋）：
基板の主面上に、ゲート電極を形成し、前記ゲート電極の上にゲート絶縁膜を形成し、前記ゲート絶縁膜の上に半導体膜を形成し、前記半導体膜と電気的に接続された第1導電部と、前記半導体膜と電気的に接続された第2導電部と、を形成し、前記ゲート電極、前記ゲート絶縁膜、前記半導体膜、前記第1導電部及び前記第2導電部を含み、前記半導体膜の膜面に対して垂直な方向にみたときに、前記ゲート電極は、前記第1導電部と前記第2導電部との間の部分を有する薄膜トランジスタを形成する工程と、 前記第1導電部及び前記第2導電部のいずれか一方に電気的に接続された画素電極を形成する工程と、 前記画素電極の上に有機発光層を形成する工程と、 前記有機発光層の上に対向電極を形成する工程と、 水素の濃度が1020atoms/cm3以下であり圧縮応力及び引張応力のいずれか一方を有する第1封止膜と、前記第1封止膜に積層され水素の濃度が1020atoms/cm3以下であり、圧縮応力と引張応力のいずれか他方を有する第2封止膜と、を含み、前記対向電極を覆う封止部を形成する工程と、 を備えた表示装置の製造方法。
IPC (6件)：
G09F 9/30 ,  H01L 27/32 ,  G09F 9/00 ,  H05B 33/04 ,  H05B 33/10 ,  H01L 51/50
FI (6件)：
G09F9/30 338 ,  G09F9/30 365Z ,  G09F9/00 338 ,  H05B33/04 ,  H05B33/10 ,  H05B33/14 A
Fターム (36件)：
3K107AA01 ,  3K107BB01 ,  3K107CC05 ,  3K107CC23 ,  3K107CC25 ,  3K107CC33 ,  3K107CC45 ,  3K107DD22 ,  3K107DD28 ,  3K107EE04 ,  3K107EE48 ,  3K107EE49 ,  3K107EE50 ,  3K107FF06 ,  3K107FF14 ,  3K107FF15 ,  5C094AA02 ,  5C094AA37 ,  5C094AA43 ,  5C094AA54 ,  5C094BA03 ,  5C094BA27 ,  5C094DA07 ,  5C094DA13 ,  5C094DA15 ,  5C094EA04 ,  5C094FB14 ,  5C094GB10 ,  5C094JA20 ,  5G435AA01 ,  5G435AA14 ,  5G435AA17 ,  5G435BB05 ,  5G435CC09 ,  5G435HH13 ,  5G435KK05
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM