特許
J-GLOBAL ID：201303052474285985

IE型トレンチゲートIGBT

発明者：
松浦 仁

松浦 仁 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2012-000577
公開番号（公開出願番号）：特開2013-140885
出願日： 2012年01月05日
公開日（公表日）： 2013年07月18日
要約：
【課題】アクティブセルの幅をインアクティブセルの幅よりも狭くした狭アクティブセルIE型トレンチゲートIGBTの性能を更に高める方法としては、セルをシュリンクして、IE効果を高めることが有効である。しかし、単純にセルシュリンクを実行すると、ゲート容量の増大により、スイッチング速度の低下を招く。【解決手段】本願発明は、IE型トレンチゲートIGBTにおいて、そのセル形成領域は、線状アクティブセル領域を有する第1線状単位セル領域、線状ホールコレクタ領域を有する第2線状単位セル領域および、これらの間の線状インアクティブセル領域から基本的に構成されている。【選択図】図6
請求項（抜粋）：
以下を含むIE型トレンチゲートIGBT: (a)第1の主面及び第2の主面を有する半導体基板; (b)前記半導体基板内に設けられ、第1導電型を有するドリフト領域; (c)前記第1の主面上に設けられたセル形成領域; (d)前記セル形成領域内に設けられ、各々が第1線状単位セル領域および第2線状単位セル領域を有する多数の線状単位セル領域; (e)前記第1の主面上に設けられたメタルゲート電極; (f)前記第1の主面上に設けられたメタルエミッタ電極、 ここで、各第1線状単位セル領域は、以下を有する: (x1)前記ドリフト領域の前記第1の主面上から内部に亘って設けられた線状アクティブセル領域; (x2)前記メタルゲート電極に電気的に接続され、前記線状アクティブセル領域を両側から挟むように前記第1の主面の表面の第1および第2のトレンチ内に、それぞれ設けられた第1および第2の線状トレンチゲート電極; (x3)前記ドリフト領域の前記第1主面側表面領域に設けられ、前記第1導電型と反対導電型の第2導電型を有するボディ領域; (x4)前記第1および第2の線状トレンチゲート電極を境界として、前記線状アクティブセル領域を両側から挟むように、両側に隣接して設けられた線状インアクティブセル領域; (x5)前記線状インアクティブセル領域において、前記第1主面側表面領域のほぼ全面に設けられ、前記ボディ領域と同一導電型であって、これよりも深いフローティング領域; (x6)前記ボディ領域の前記第1主面側表面領域に設けられた前記第1導電型のエミッタ領域、 更に、ここで、各第2線状単位セル領域は、以下を有する: (y1)前記ドリフト領域の前記第1の主面上から内部に亘って設けられた線状ホールコレクタセル領域; (y2)前記メタルエミッタ電極に電気的に接続され、前記線状ホールコレクタセル領域を両側から挟むように前記第1の主面の表面の第3および第4のトレンチ内に、それぞれ設けられた第3および第4の線状トレンチゲート電極; (y3)前記ドリフト領域の前記第1主面側表面領域に設けられた前記ボディ領域; (y4)前記第3および第4の線状トレンチゲート電極を境界として、前記線状ホールコレクタセル領域を両側から挟むように、両側に隣接して設けられた前記線状インアクティブセル領域; (y5)前記線状インアクティブセル領域において、前記第1主面側表面領域のほぼ全面に設けられ、前記ボディ領域と同一導電型であって、これよりも深い前記フローティング領域。
IPC (2件)：
H01L 29/739 ,  H01L 29/78
FI (4件)：
H01L29/78 655G ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/78 652M
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM