特許
J-GLOBAL ID：200903003925399013

絶縁ゲート型半導体装置

発明者：
熊谷 直樹

熊谷 直樹 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2003-195535
公開番号（公開出願番号）：特開2005-032941
出願日： 2003年07月11日
公開日（公表日）： 2005年02月03日
要約：
【課題】絶縁ゲート型半導体装置において、インジェクション・エンハンスメント効果による低オン電圧化を妨げることなく、ゲート-コレクタ間容量を低減させること。【解決手段】浮遊p領域7の表面上に、ゲート絶縁膜13と同じかそれよりも厚く、かつゲート電極14を覆う層間絶縁膜よりも薄い絶縁膜31を設け、その上にエミッタ電位が印加されるエミッタ電位領域32を設けることにより、浮遊p領域7とエミッタ電極11との間に比較的大きなキャパシタを形成する。このキャパシタにより、ゲート-コレクタ間容量の大部分をコレクタ-エミッタ間容量およびゲート-エミッタ間容量に変換し、実効的なゲート-コレクタ間容量を低減させる。【選択図】 図1
請求項（抜粋）：
トレンチの一方の側面にのみエミッタ領域が設けられたトレンチ構造を有する絶縁ゲート型半導体装置において、 前記トレンチの他方の側面側の半導体領域の表面上に、ゲート絶縁膜と同じかそれよりも厚く、かつゲート電極を覆う層間絶縁膜よりも薄い絶縁膜を介してエミッタ電位の領域が設けられていることを特徴とする絶縁ゲート型半導体装置。
IPC (2件)：
H01L29/78 ,  H01L29/41
FI (6件)：
H01L29/78 654Z ,  H01L29/78 652C ,  H01L29/78 652L ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/44 L
Fターム (12件)：
4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD64 ,  4M104DD65 ,  4M104FF01 ,  4M104FF10 ,  4M104GG08 ,  4M104GG15 ,  4M104GG18 ,  4M104GG19 ,  4M104GG20
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM