特許
J-GLOBAL ID：201303053650569312
インターポーザ及びその製造方法と半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2011-136861
公開番号（公開出願番号）：特開2013-004881
出願日： 2011年06月21日
公開日（公表日）： 2013年01月07日
要約：
【課題】半導体チップを実装基板に信頼性よく接続するための応力緩和機構を備えたインターポーザを提供する。【解決手段】下側配線基板部6と、下側配線基板部6の上方に配置された上側配線基板部7と、上側配線基板部7を貫通して下側配線基板部6の中まで設けられて、上側配線基板部7と下側配線基板部6とを連結する貫通電極TEとを含み、下側配線基板部6と上側配線基板部7との間は離間しており、貫通電極TEの側面は下側配線基板部6と上側配線基板部7との間に形成された空間に露出している。【選択図】図10
請求項（抜粋）：
下側配線基板部と、
前記下側配線基板部の上方に配置された上側配線基板部と、
前記上側配線基板部を貫通して前記下側配線基板部の中まで設けられて、前記上側配線基板部と前記下側配線基板部とを連結する貫通電極とを有し、
前記下側配線基板部と前記上側配線基板部との間は離間しており、前記貫通電極の側面は前記下側配線基板部と前記上側配線基板部との間に形成された空間に露出していることを特徴とするインターポーザ。
IPC (2件)：
FI (2件)：
H01L23/12 501B
, H01L23/32 D
