特許
J-GLOBAL ID：201303053664371698

半導体装置および半導体装置の製造方法

発明者：
山口 拓也

山口 拓也 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (2件)： 速水 進治 ,  天城 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2012-013017
公開番号（公開出願番号）：特開2013-153053
出願日： 2012年01月25日
公開日（公表日）： 2013年08月08日
要約：
【課題】半導体装置の製造工程を煩雑にすることなく、半導体装置の信頼性向上を図る。【解決手段】縦型ゲート構造を有するトランジスタを備える半導体装置において、ゲート電極20下に設けられたフィールドプレート電極30と、ゲート電極22下に設けられたフィールドプレート電極32と、ゲート電極22に隣接し、かつゲート電極22からみてベース拡散層50とは反対側に設けられた最外周拡散層54と、を備える。また、最外周拡散層54は、ソース電極40と接続していない。【選択図】図1
請求項（抜粋）：
第1導電型の半導体基板と、 前記半導体基板の一面側に埋め込まれ、かつ第1方向に配列された複数の第1ゲート電極と、 前記半導体基板の前記一面側に埋め込まれ、かつ前記第1方向において前記複数の第1ゲート電極の外側に位置する第2ゲート電極と、 前記第1ゲート電極の側面を覆う第1ゲート絶縁膜と、 前記第2ゲート電極の側面を覆う第2ゲート絶縁膜と、 前記第1ゲート電極下に設けられ、かつ前記第1ゲート電極と接続する複数の第1フィールドプレート電極と、 前記第2ゲート電極下に設けられ、かつ前記第2ゲート電極と接続する第2フィールドプレート電極と、 前記第1フィールドプレート電極の側面および下面を覆い、かつ前記第1ゲート絶縁膜よりも膜厚が大きい第1フィールドプレート絶縁膜と、 前記第2フィールドプレート電極の側面および下面を覆い、かつ前記第2ゲート絶縁膜よりも膜厚が大きい第2フィールドプレート絶縁膜と、 前記半導体基板の前記一面上に設けられたソース電極と、 前記半導体基板の前記一面とは反対の他面上に設けられたドレイン電極と、 前記複数の第1ゲート電極それぞれの間、および前記第2ゲート電極と前記第2ゲート電極に隣接する前記第1ゲート電極との間に設けられた、前記第1導電型と異なる第2導電型のベース拡散層と、 前記ベース拡散層上に設けられ、かつ前記ソース電極と接続する前記第1導電型のソース拡散層と、 前記第2ゲート電極に隣接し、かつ前記第2ゲート電極からみて前記ベース拡散層とは反対側に設けられた前記第2導電型の最外周拡散層と、 を備え、 前記最外周拡散層は、前記ソース電極と接続していない半導体装置。
IPC (2件)：
H01L 29/06 ,  H01L 29/78
FI (5件)：
H01L29/78 652P ,  H01L29/78 652Q ,  H01L29/78 653C ,  H01L29/78 652K ,  H01L29/78 652F
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM