特許
J-GLOBAL ID：201303056726029516
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
稲岡 耕作
, 川崎 実夫
, 京村 順二
公報種別：公開公報
出願番号（国際出願番号）：特願2011-170355
公開番号（公開出願番号）：特開2013-038101
出願日： 2011年08月03日
公開日（公表日）： 2013年02月21日
要約：
【課題】従来に比べて短時間かつ低コストで、設計通りのスーパージャンクション構造を簡単に形成することができる半導体装置およびその製造方法を提供すること。【解決手段】p-型のエピタキシャル層5の表面部に複数のn型チャネル領域7を形成し、各n型チャネル領域7の表面部にp型ソース領域9を形成する。また、エピタキシャル層5のn型チャネル領域7の下方部に、サーマルドナーからなるn型コラム領域10を形成する。これにより、エピタキシャル層5に、適当なピッチで配列された層状のn型コラム領域10と、互いに隣り合うn型コラム領域10の間に挟まれ、エピタキシャル層5の導電型が維持された層状のp-型コラム領域12とがエピタキシャル層5の表面8に沿う方向に交互に配列されたスーパージャンクション構造を形成する。【選択図】図1
請求項（抜粋）：
p型の半導体層と、
前記半導体層の表面に沿う方向に互いに間隔を空けて配列されたn型特性を示す複数の柱状のサーマルドナーからなり、互いに隣り合う前記柱状のサーマルドナーの間に挟まれた前記半導体層のp型コラム領域と協働して、前記半導体層にスーパージャンクション構造を形成するn型コラム領域と、
前記半導体層の表面部に選択的に形成され、前記半導体層の前記表面の一部を形成するn型またはp型のチャネル領域と、
前記チャネル領域の表面部に選択的に形成され、前記半導体層の前記表面の一部を形成する、前記チャネル領域とは反対導電型のソース領域と、
前記半導体層の前記表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記ゲート絶縁膜を挟んで前記チャネル領域に対向するゲート電極とを含む、半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/324
H01L29/78 652H
, H01L29/78 658A
, H01L29/78 652F
, H01L21/324 N
