特許
J-GLOBAL ID:201303057558375507
半導体装置における負荷電流のゼロ交差の検出
発明者:
出願人/特許権者:
代理人 (2件):
園田 吉隆
, 小林 義教
公報種別:公開公報
出願番号(国際出願番号):特願2012-214044
公開番号(公開出願番号):特開2013-081360
出願日: 2012年09月27日
公開日(公表日): 2013年05月02日
要約:
【課題】 半導体装置における負荷電流のゼロ交差検出を提供する。【解決手段】 ゲート電極と、エミッタとコレクタ電極との間の負荷電流経路と、を有する逆導通トランジスタを含む回路装置が開示される。トランジスタは、負荷電流経路を介し順方向と逆方向に負荷電流を導通できるようにするとともにゲート電極においてそれぞれの信号により活性化または非活性化されるように構成される。回路装置はさらにゲート制御手段と監視手段を含む。ゲート制御手段はゲート電極に接続されるとともに、トランジスタが逆導通状態である場合にゲート電極を介しトランジスタを非活性化するまたはトランジスタの活性化を防止するように構成される。監視手段は、トランジスタが非活性化されるまたは非活性化がゲート制御手段により防止されている間に負荷電流がゼロを交差するときに発生する逆導通トランジスタのコレクタ-エミッタ電圧の突然の上昇を検出するように構成される。【選択図】図2
請求項(抜粋):
ゲート電極と、エミッタとコレクタ電極との間の負荷電流経路と、を有する逆導通トランジスタであって、前記負荷電流経路を介し順方向と逆方向に負荷電流を導通できるようにするとともに前記ゲート電極においてそれぞれの信号により活性化または非活性化されるように構成された、逆導通トランジスタと、
前記ゲート電極に接続されるとともに、前記トランジスタが逆導通状態である場合に前記ゲート電極を介し前記トランジスタを非活性化するまたは前記トランジスタの活性化を防止するように構成されたゲート制御手段と、
前記トランジスタが非活性化されるまたは非活性化が前記ゲート制御手段により防止されている間に前記負荷電流がゼロを交差するときに発生する前記逆導通トランジスタのコレクタ-エミッタ電圧の突然の上昇を検出するように構成された監視手段と、を含む回路装置。
IPC (4件):
H02M 1/08
, H01L 27/04
, H01L 29/78
, H02M 1/00
FI (4件):
H02M1/08 A
, H01L29/78 656A
, H01L29/78 657G
, H02M1/00 E
Fターム (13件):
5H740AA04
, 5H740BA11
, 5H740BA12
, 5H740BB05
, 5H740BB08
, 5H740BC01
, 5H740BC02
, 5H740HH06
, 5H740JA01
, 5H740JB01
, 5H740KK01
, 5H740MM02
, 5H740NN17
引用特許:
前のページに戻る