特許
J-GLOBAL ID：201303069650160949
直列入力データを取り込む装置および方法
発明者：
,
出願人/特許権者：
代理人 (4件)：
村山 靖彦
, 志賀 正武
, 渡邊 隆
, 木内 敬二
公報種別：公開公報
出願番号（国際出願番号）：特願2013-131759
公開番号（公開出願番号）：特開2013-229045
出願日： 2013年06月24日
公開日（公表日）： 2013年11月07日
要約：
【課題】直列入力データ処理装置は、コマンド解釈をコマンドデコーダで高周波数にて行いながら、1ビットの損失もなく直列データを取り込む方法を提供する。【解決手段】定義済みシーケンスによる直列ビットの個々のバイトがラッチされ、ビットストリームが複数クロックと共に一時格納される。この一時格納は、アドレスを登録するために割り当てられたアドレスレジスタにバイト情報を転送する前に行われる。アドレス登録とデータ登録は、複数クロックの立ち上がり区間で直列入力の全ビットストリームをラッチすることにより実行される。高周波操作時(例えば、1GHzまたは1ナノ秒サイクル時間)においては、コマンドビットストリーム解釈と次のビットデータストリームの間に十分な時間的余裕をもってコマンド解釈中にビットデータを格納する目的のために追加レジスタが要求されることはない。【選択図】図1
請求項（抜粋）：
少なくとも1つの定義済みシーケンスに応じてコマンド、アドレス、およびデータを含み、前記コマンド、アドレス、およびデータを表す入力ビットストリームとしてグループ化されている直列入力(SI)を処理し、またデータ処理のためにメモリにアクセスする装置であって、
前記SIの前記入力ビットストリームを一時的に格納する一時保持回路と、
前記一時保持回路により一時的に保持された前記入力ビットストリームとは独立して、前記SIの前記コマンドを解釈する解釈回路と、
前記解釈されたコマンドに応答して、前記一時保存された入力ビットストリームにおけるデータ、行アドレス情報、またはカラムアドレス情報に対応するところを決定する決定回路と
を含む装置。
IPC (2件)：
FI (3件)：
G06F13/16 520C
, G06F13/16 510A
, G06F12/02 550A
