特許
J-GLOBAL ID:201303073903914683
認証システム
発明者:
出願人/特許権者:
代理人 (2件):
山川 政樹
, 山川 茂樹
公報種別:公開公報
出願番号(国際出願番号):特願2011-243064
公開番号(公開出願番号):特開2013-097757
出願日: 2011年11月07日
公開日(公表日): 2013年05月20日
要約:
【課題】認証情報照合と入力間隔照合とによる認証において、誤認証が抑制できるようにする。【解決手段】複数の要素から構成された認証情報、および認証情報を構成する要素の入力タイミングが認証タイミングとして記憶された認証情報記憶部101と、入力タイミングに対応するリズムを表示部102に表示するリズム表示制御部103と、入力部104より入力された入力認証情報および入力認証情報を構成する要素が入力されたタイミングと、認証情報記憶部101に記憶されている認証情報および認証タイミングとの照合を行う照合部105とを備える。【選択図】 図1
請求項(抜粋):
複数の要素から構成された認証情報、および前記認証情報を構成する要素の入力タイミングが認証タイミングとして記憶された認証情報記憶部と、
前記入力タイミングに対応するリズムを表示部に表示するリズム表示制御手段と、
複数の要素から構成されて入力部より入力された入力認証情報および前記入力認証情報を構成する要素が入力されたタイミングと、前記認証情報記憶部に記憶されている前記認証情報および前記認証タイミングとの照合を行う照合手段と
を備えることを特徴とする認証システム。
IPC (2件):
FI (2件):
G06F21/20 131D
, H04L9/00 673D
Fターム (8件):
5J104AA07
, 5J104AA16
, 5J104EA08
, 5J104EA16
, 5J104KA01
, 5J104KA16
, 5J104NA36
, 5J104NA38
引用特許:
前のページに戻る