特許

J-GLOBAL ID：201303077957901078

遊技機

発明者： 矢次 譲
出願人/特許権者： 株式会社藤商事
代理人 (1件)： 野中 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願2013-108534
公開番号（公開出願番号）：特開2013-163056
出願日： 2013年05月23日
公開日（公表日）： 2013年08月22日
要約：

【課題】遊技機の電源投入時の誤動作を回避して、遊技機各部が適切に初期設定動作を実行できるようにした遊技機を提供する。【解決手段】遊技動作を中心統括的に制御する主制御部21には、電源遮断後もRAMの記憶内容を保持するバックアップ機能と、定期的にクリアパルスを受けない限りCPUを強制的にリセットするウォッチドッグタイマ回路と、が設けられる。主制御部21のCPUは、直流電圧の供給に基づいて起動されるシステムリセット処理と、一定時間毎に起動されるタイマ割込み処理と、を有する制御プログラムを実行して動作している。直流電圧の供給開始に基づいてサブ制御部23で実行される初期処理が完了するまで、ウォッチドッグタイマ回路に対して、クリアパルスを繰り返し出力することで、その後の処理に移行しない待機処理ST5を、主制御部のシステムリセット処理に設けた。【選択図】図7

請求項（抜粋）：

所定の遊技動作の発生を示す検出信号に起因して抽選処理を実行し、遊技者に有利な遊技状態を発生させるか否かを決定する遊技機であって、 遊技動作を中心統括的に制御する主制御部と、前記主制御部から出力される制御コマンドに基づいて制御動作を実行するサブ制御部と、交流電圧から生成した直流電圧を前記各制御部に供給する電源部と、を有して構成され、 前記主制御部には、電源遮断後もRAMの記憶内容を保持するバックアップ機能と、定期的にクリアパルスを受けない限りCPUを強制的にリセットするウォッチドッグタイマ回路と、が設けられ、 前記主制御部のCPUは、前記直流電圧の供給に基づいて起動されるシステムリセット処理と、一定時間毎に起動されるタイマ割込み処理と、を有する制御プログラムを実行して動作しており、 前記システムリセット処理において実行され、前記直流電圧の供給開始に基づいて前記サブ制御部で実行される初期処理が完了するまで、前記ウォッチドッグタイマ回路に対して、前記クリアパルスを繰り返し出力することで、その後の処理に移行しない待機処理を設けた ことを特徴とする遊技機。

IPC (1件)：

A63F 7/02

FI (2件)：

A63F7/02 334 ,  A63F7/02 326Z

Fターム (2件)：

2C088BC56 ,  2C088EA10

引用特許：

審査官引用 (3件)

• 遊技機
  公報種別：公開公報   出願番号：特願2005-151647   出願人：株式会社三共
• 遊技機
  公報種別：公開公報   出願番号：特願2006-208811   出願人：株式会社三洋物産
• 遊技機
  公報種別：公開公報   出願番号：特願2002-039889   出願人：株式会社三洋物産