特許

J-GLOBAL ID：201303082134098370

半導体装置、記憶装置および半導体装置の作製方法

発明者： 坂田 淳一郎
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-104552
公開番号（公開出願番号）：特開2012-253327
出願日： 2012年05月01日
公開日（公表日）： 2012年12月20日
要約：

【課題】書き込み回数に制限がなく、消費電力が低く、記憶内容(電荷)の保持特性が改善され、かつ小型化に適した構造の半導体装置および、当該半導体装置を備える、消費電力が低く、記憶内容(電荷)の保持特性が改善された記憶装置を提供する。【解決手段】半導体装置の有するトランジスタの半導体層として酸化物半導体を用いることで、ソースとドレイン間のリーク電流を低減できるため、半導体装置および当該半導体装置を備える記憶装置の消費電力低減、保持特性の改善を達成できる。また、トランジスタのドレイン電極、半導体層およびドレイン電極と重なる第1の電極により容量素子を形成し、容量素子と重なる位置でゲート電極を上層へ取り出す構造とした。これにより、半導体装置および当該半導体装置を備える記憶装置を小型化できる。【選択図】図1

請求項（抜粋）：

絶縁表面上のソース電極およびドレイン電極と、 前記ソース電極および前記ドレイン電極上の酸化物半導体層と、 前記酸化物半導体を介して、前記ソース電極または前記ドレイン電極の一方と重なる第1の電極と、 前記酸化物半導体層および前記第1の電極に接するゲート絶縁層と、 前記第1の電極と重なるように、前記ゲート絶縁層上のゲート電極と、 を有する半導体装置。

IPC (6件)：

H01L 21/824 ,  H01L 27/108 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 27/10 ,  H01L 27/105

FI (7件)：

H01L27/10 321 ,  H01L29/78 618B ,  H01L29/78 613B ,  H01L29/78 627A ,  H01L27/10 651 ,  H01L27/10 461 ,  H01L27/10 441

Fターム (104件)：

5F083AD01 ,  5F083AD02 ,  5F083AD21 ,  5F083GA06 ,  5F083GA09 ,  5F083GA10 ,  5F083HA02 ,  5F083JA02 ,  5F083JA03 ,  5F083JA04 ,  5F083JA05 ,  5F083JA12 ,  5F083JA19 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA56 ,  5F083JA58 ,  5F083LA21 ,  5F083MA06 ,  5F083MA16 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40 ,  5F083ZA01 ,  5F083ZA13 ,  5F110AA04 ,  5F110AA06 ,  5F110AA09 ,  5F110BB05 ,  5F110BB06 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD17 ,  5F110DD25 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE14 ,  5F110EE38 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF30 ,  5F110FF36 ,  5F110GG01 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG17 ,  5F110GG19 ,  5F110GG25 ,  5F110GG33 ,  5F110GG35 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG57 ,  5F110GG58 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK17 ,  5F110HK21 ,  5F110HK22 ,  5F110HK32 ,  5F110HK33 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110NN27 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36 ,  5F110NN40 ,  5F110NN72 ,  5F110NN77 ,  5F110PP10 ,  5F110QQ08 ,  5F110QQ19

引用特許：

審査官引用 (3件)

• トランジスタの作製方法
  公報種別：公開公報   出願番号：特願2009-272170   出願人：株式会社半導体エネルギー研究所
• 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ
  公報種別：公開公報   出願番号：特願2005-230168   出願人：シャープ株式会社
• 半導体装置、電子機器、半導体装置の作製方法
  公報種別：公開公報   出願番号：特願2006-017033   出願人：株式会社半導体エネルギー研究所