特許
J-GLOBAL ID：201303086313817920
ソースフォロア回路
発明者：
出願人/特許権者：
代理人 (3件)：
森 哲也
, 小西 恵
, 田中 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2011-228865
公開番号（公開出願番号）：特開2013-090136
出願日： 2011年10月18日
公開日（公表日）： 2013年05月13日
要約：
【課題】複数段構成におけるソースフォロア回路において入出力レンジを確保する。【解決手段】ソースフォロア部SF11、SF12間に、ゲートドレイン間がダイオード接続され且つソースフォロア部SF11およびSF12を構成するMOSトランジスタM11およびM12と同一チャネル種類のMOSトランジスタM13とそのドレインに接続された電流源C13とからなる接続部11を設け、前段のソースフォロア部SF11の出力端とMOSトランジスタM13のソースとを接続し、MOSトランジスタM13のドレインと後段のソースフォロア部SF12の入力端とを接続する。接続部11における入出力間の電圧レベルのシフト方向は、ソースフォロア部SF11、SF12における入出力間の電圧レベルのシフト方向と逆となり、電圧シフトを打ち消す方向に作用するため、電圧レベルのシフトにより入出力レンジが狭くなることを抑制することが可能となる。【選択図】 図1
請求項（抜粋）：
複数のソースフォロア部が直列に接続されてなるソースフォロア回路において、
前記ソースフォロア部間に介挿される出力電圧調整用MOSトランジスタと当該出力電圧調整用MOSトランジスタのドレインに電流を供給する電流源とを備え、
前記出力電圧調整用MOSトランジスタのソースは前段のソースフォロア部の出力端に接続され、且つ前記MOSトランジスタのドレインは後段のソースフォロア部の入力端に接続されることを特徴とするソースフォロア回路。
IPC (3件)：
H03F 3/50
, H03F 3/68
, H03K 19/017
H03F3/50
, H03F3/68 Z
, H03K19/00 101K
, H03K19/00 101F
5J056AA01
, 5J056AA04
, 5J056BB00
, 5J056CC01
, 5J056CC21
, 5J056DD13
, 5J056DD28
, 5J500AA01
, 5J500AC32
, 5J500AF10
, 5J500AF15
, 5J500AF20
, 5J500AH10
, 5J500AK05
, 5J500AS08
