特許

J-GLOBAL ID：201303088916106893

半導体装置、および半導体装置を形成する方法

発明者： セイレツシユ チテイペデイ ,  イエフーダ スムーハ
出願人/特許権者： アーギア システムズ ガーデイアン コーポレイシヨン
代理人 (2件)： 川本 学 ,  田中 浩
公報種別：特許公報
出願番号（国際出願番号）：特願2001-217199
公開番号（公開出願番号）：特開2002-076131
特許番号：特許第4931296号
出願日： 2001年07月17日
公開日（公表日）： 2002年03月15日
請求項（抜粋）：

【請求項1】 ベース基板と、前記ベース基板上に位置する絶縁層と、前記絶縁層上に位置するシリコン層とを含むSOI基板と、 前記SOI基板に形成されていて、前記シリコン層および前記絶縁層を貫通して前記ベース基板にまで伸びるトレンチ・キャパシタと、 前記SOI基板中に位置し、前記シリコン層と前記絶縁層とを貫通して前記ベース基板にまで伸びるキャパシタ・コンタクト部であって、前記トレンチ・キャパシタへの電気的接触を形成するキャパシタ・コンタクト部と、 前記ベース基板中に形成された抵抗素子であって、前記シリコン層と前記絶縁層とを貫通して当該抵抗素子まで伸びるコンタクト部を有する抵抗素子と、 を含み、 前記トレンチ・キャパシタ、前記キャパシタ・コンタクト部および前記抵抗素子は、静電放電回路用のトリガ回路を形成するよう互いに電気的に結合されているものである、 半導体装置。

IPC (2件)：

H01L 27/04 ( 200 6.01) ,  H01L 21/822 ( 200 6.01)

FI (3件)：

H01L 27/04 C ,  H01L 27/04 H ,  H01L 27/04 R

引用特許：

審査官引用 (2件)

• 半導体記憶装置とその製造方法
  公報種別：公開公報   出願番号：特願平5-306631   出願人：株式会社東芝
• 特開平3-217052